《数字电子技术基础》第五版 阎石第05章 触发器.ppt

触发器 第5章 组合逻辑电路 无记忆时序逻辑电路 有记忆触发器 具有记忆功能的基本电路单元 是构成时序逻辑电路的基本单元 引言 5 1概述 5 2触发器的电路结构与动作特点 5 3触发器的逻辑功能及其描述方法 主要内容 5 1概述 一 触发器 概念 能够存储 位二值信号的基本单元电路 是时序逻辑电路的基本单元 2 电路构成 由门电路和反馈线构成 3 特点 1 有两个稳定的状态 1和0 2 在触发信号的作用下 根据不同的输入信号可以置成1或0状态 二 触发器的现态和次态 现态 原状态次态 新状态 三 触发器逻辑功能描述方法 特性表 功能表 含有状态变量的真值表特性方程状态图波形图 按结构可分为 SR锁存器 边沿触发的触发器 电平触发的触发器 脉冲触发的触发器 四 触发器分类 按逻辑功能可分为 5 2触发器的电路结构与动作特点 一 SR Set ResetLatch 锁存器 基本SR触发器 触发器电路基本构成部分 Q 1Q 01状态 置位状态 Q 0Q 10状态 复位状态 SD 置位端 置1输入端 RD 复位端 置0输入端 1 电路结构 与非门组成的基本RS触发器的特性表 0 0 1 1 1 0 1 0 2 工作原理 与非门组成的基本RS触发器的特性表 1 1 0 0 与非门组成的基本RS触发器的特性表 1 1 0 0 与非门组成的基本RS触发器的特性表 当SD RD 同时撤去时 输出端Q和Q 状态不定 例 5 2 1 1 1 0 0 二 电平触发的触发器 1 电平触发SR触发器 同步SR触发器 电路结构 CLK为触发信号 只有触发信号变为有效电平后 触发器才能按照输入的置1 置0信号置成相应的状态 当系统中有多个触发器需要同时动作时 就可以用同一个CLK信号作为同步控制信号 由与非门构成的SR锁存器 由与非门构成的控制电路 同步SR触发器的特性表 功能保持保持置1置0不定 2 工作原理 需满足SR 0的约束条件 在CLK 1期间 输入信号的变化都直接改变输出端Q和Q 的状态 CLK 0期间输出状态保持不变 课本例5 3 1 3 动作特点 2 D触发器 D型锁存器 设计目的 为了满足单端输入的要求 例5 3 2 根据给定的电平触发的D触发器的CLK和D的电压波形 画出Q和Q 的波形 假设触发器初始状态为Q 0 三 脉冲触发的触发器 1 主从SR触发器 主从触发器 设计目的 为提高触发器的可靠性 希望每个CLK周期里输出端的状态只能改变一次 延迟输出 CLK回到低电平后输出状态才改变 1 接收输入信号过程CLK 1期间 主触发器控制门G7 G8打开 接收输入信号S R 从触发器控制门G3 G4封锁 其状态保持不变 1 0 1 1 2 输出信号过程CLK下降沿到来时 即CLK回到低电平后 主触发器封锁 从触发器按照主触发器的状态改变 0 1 1 1 需满足 SR 0 例5 4 1 2 主从JK触发器 主从JK触发器没有约束 设计目的 为了使S R 1时 触发器的次态也是确定的 J 1K 1时 Q 0时 G7输出0 主触发器置1 CLK Q 1 Q 1时 G8输出0 主触发器置0 CLK Q 0 JK触发器的特性表 脉冲触发方式的动作特点 1 触发器翻转分两步动作 第一步 在CLK 1期间主触发器接收输入端信号 被置成相应的状态 从触发器不变 第二步 CLK下降沿到来时从触发器按照主触发器的状态翻转 输出端Q和Q 的状态改变发生在CLK下降沿 2 在CLK 1的全部时间里输入信号都将对主触发器起控制作用 四 边沿触发的触发器 用两个电平触发D触发器组成的边沿触发器1 电路图和逻辑符号 设计目的 为了提高触发器的可靠性 增强抗干扰能力 希望触发器的次态仅仅取决于CLK信号的下降沿或上升沿到达时刻输入信号的状态 而在此之前和之后输入状态的变化对触发器的次态没有影响 上升沿触发 Q1 2 工作原理 CLK 0时 CLK1 1 Q1 D CLK2 0 FF2的保持原状态不变 CLK由0跳变为1时 CLK1 0 Q1保持为CLK上升沿到达前瞬间输入端D的状态 此后不再跟随D的状态而改变 CLK2 1 FF2的输出与它的输入相同 即输出端Q便被置成了与CLK上升沿到达前瞬间时D端相同的状态 而与以前和以后D端的状态无关 Q1 边沿触发器动作特点 触发器的次态仅仅取决于时钟信号的上升沿 下降沿 到达时输入的逻辑状态 而在这以前或以后 输入信号的变化对触发器输出的状态没有影响 边沿触发器有效地提高了触发器的抗干扰能力 因而也提高了电路的工作可靠性 5 3触发器的逻辑功能及其描述方法 按逻辑功能可分为 SR触发器 T触发器 JK触发器 D触发器 一 触发器按逻辑功能的分类 3 特性方程 4 状态转换图 约束条件 SR触发器 特性表逻辑符号 3 特性方程 4 状态转换图 JK触发器 特性表逻辑符号 T触发器 特性表逻辑符号 2 特性方程 3 状态转换图 当控制信号T 1时 每来一个时钟信号它的状态就翻转一次 当T 0时 时钟信号到达它的状态保持不变 D触发器 3 特性方程 4 状态转换图 特性表逻辑符号 二 不同逻辑功能触发器之间的相互转换 作为实验三的选做实验内容 利用已有触发器和待求触发器的特性方程相等的原则 求出转换逻辑 得到被转换触发器的驱动方程 关键 找出被转换触发器的激励条件 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使之形式与已有触发器的特性方程一致 3 比较已有和待求触发器的特性方程 根据两个方程相等的原则求出转换逻辑 4 根据转换逻辑画出逻辑电路图 JK触发器 RS触发器 变换RS触发器的特性方程 使之形式与JK触发器的特性方程一致 比较 得 电路图 T触发器特性方程 与JK触发器的特性方程比较 得 电路图 JK触发器 T触发器 D触发器 T触发器 D触发器 T 触发器 三 触发器电路结构和逻辑功能的关系 同一种逻辑功