实验二：CMOS模拟集成电路设计与仿真.doc

课程：模拟集成电路设计 实验二：CMOS模拟集成电路设计与仿真组员：刘梦曦、刘敬亚 班级：通信101 学号：2010101012, 2010101026 模拟集成电路设计实验报告学生姓名 刘梦曦、 刘敬亚 学 号 2010101012、2010101026 班 级 通 信 101 指导老师 石跃、周泽坤 实验日期 2013年5月25、26日 实验二：CMOS模拟集成电路设计与仿真一、实验步骤1、进入虚拟机下的Cadence（虚拟机下linux用户名：xcx 密码：000000）Cadence运行方法：在linux桌面右键选择新建终端在终端输入 cd tsmc0_18rfp4_v15 回车输入lmli 回车输入icfb& 回车2、在CIW（command Interpreter window）命令框中，点击Tools Library Manager，出现LM（Library Manager）窗口建立一个新的Library：点击FileNewLibrary，出现New Library窗口；填入Library的名称，点击OK出现Load Technology窗口，添加工艺文件：选择analogLib，依次选择和添加所需要的器件，并且按照下图连接起来，并根据要求修改它们的参数，再保存，一个完整的电路拓扑图就形成了。3、由Schematic产生symbol：打开Schematic，点击DesignCreate cellviewFrom cellview，填写上相应的名称，点击OK，即可。还可以将生成的symbol进行图形上的修改：可用ADDshape内的各种形状来修饰这个symbol的外观，最后保存。4、仿真环境Affirma Analog Circuit design Environment的调用。二、实验结果图1：OPA内部电路图图2：OPA Symbol图1、 失调电压VOS（1） 仿真电路的搭建仿真条件设置：VDD，VINP调用analogLib中的vdc，VDD：DC voltage=3.3VINP：DC voltage=1.8Gnd调用analogLib中gnd图3：失调电压Vos实际仿真电路图（2）仿真结果（管子匹配时，失调电压仿真）图4：管子匹配时失调电压仿真结果2、 共模输入范围ICMR（1）仿真电路图搭建图5：ICMR实际仿真电路图仿真条件设置：VDD，VINP调用analogLib中vdcVDD：DC=voltage=3.3VINP：DC voltage=1.8Gnd调用analogLib中gnd（2）仿真结果图6：ICMR仿真结果3、 AC GAM和PHASE MARGIN（1） 仿真电路搭建仿真条件设置：VDD调用analogLib中vdcVDD：DC voltage=3.3VINP调用analogLib中vsinVINP：DC voltage=1.8，AC magitude=1C0：调用analogLib中capCapactiance=100TL0：调用analogLib中indInductance=100TGnd调用analogLib中gnd图7：AC GAIN和PHASE MARGIN实际仿真图（2）仿真结果图8：AC GAIN和PHASE MARGIN仿真结果4、 共模抑制比CMRR（1） 仿真电路图搭建仿真条件设置：VDD调用analogLib中vdcVDD：DC voltage=3.3VVINP调用analogLib中vsinVINP：DC voltage=1.8V，AC magitude=1VVINN调用analogLib中vsinVINN：DC voltage=0V，AC magitude=1Vgnd调用analogLib中gnd图9：CMRR实际仿真电路图（2）仿真结果图10：CMRR仿真结果5、 电源抑制比PSRR（1） 仿真电路图搭建仿真条件设置：VDD调用analogLib中vdcVDD：DC voltage=3.3V，AC magitude=1VVINP调用analogLib中vsinVINP：DC voltage=1.8VGnd调用analogLib中gnd图11：PSRR实际仿真电路图（2）仿真结果图12：PSRR仿真结果6、 摆率SR（1） 仿真电路图搭建仿真条件设置：VDD调用analogLib中vdcVDD：DC volta