第4章教学过程与方法.doc

1）第4章 组合逻辑电路（6-8学时，全部76张，平均13-9张/学时）本章主要介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法，以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法，最后介绍组合逻辑电路中的竞争-冒险。（超链接：概述若干常用的组合逻辑电路采用中规模集成部件实现组合逻辑电路组合逻辑电路的竞争-冒险现象）2）1.1 概述4.1.1 组合逻辑电路的结构和特点电路结构的特点组合逻辑电路有若干个输入和若干个输出,不含存储单元。功能上的特点组合逻辑在组合逻辑电路中，任何时刻的输出仅仅决定于当时的输入信号。3）4.1.2 组合逻辑电路的分析方法组合逻辑电路的分析是根据给定的逻辑电路，通过分析找出电路的逻辑功能。组合逻辑电路的分析过程：根据给定电路，写出输出与输入之间的逻辑表达式，然后把全部输入组合代入表达式，计算得出输出结果，并以真值表的形式表示出来，最后根据真值表说明电路的功能。用模块图表示分析方法4）例4.1分析电路，并说明电路功能。第1步 写出逻辑函数表达式。用两个SWF动画演示分析过程第2步 把电路输入代入函数表达式得出电路的真值表。第3步 说明电路的功能。该电路完成异或运算5）4.1.3 组合逻辑电路的设计方法组合逻辑电路的设计就是在给定逻辑功能及要求的条件下，通过设计方法，得到满足功能要求的逻辑电路。用模块图演示设计方法设计是分析电路的反过程。6）例4.2设计电路完成8421码转换为余3码，用与非门实现。第1步 写出真值表第2步 导出函数式或卡诺图第3步 得到最简式*可超链接到卡诺图化简工具第4步 进行变换7）例4.2第5步 画出逻辑电路图用SWF动画演示画图过程上面是传统的小规模电路设计方法，后面章节还将介绍中规模设计和用VHDL设计数字电路的方法。8）4.2 若干常用的组合逻辑电路在数字系统设计中，有些逻辑电路是经常或大量使用的，为了使用方便，一般把这些逻辑电路制成中、小规模集成电路产品。在组合逻辑电路中，常用的集成电路产品有加法器、编码器、译码器、数据选择器、数据比较器及奇偶校验器等。下面分别介绍这些组合逻辑部件的电路结构、工作原理和使用方法。9）4.2.1 算术运算电路算术运算电路是能够完成二进制数运算的器件，半加器和全加器是算术运算电路的基本单元电路。10）1.半加器在半加器的电路结构和逻辑符号图中，A、B是两个1位二进制加数的输入端，SO 是两个数相加后的和，CO 是向高位的进位。写出电路输出的逻辑表达式半加器电路结构及符号根据输出表达式推导出电路的真值表。真值表说明，电路能完成两个1位二进制数的加法运算。这种不考虑来自低位的进位的加法运算，称为半加，能实现半加运算的电路称为半加器。11）2.全加器全加器的电路结构和逻辑符号图中，比半加器多一个输入端CI是低位来的进位。写出电路输出端的逻辑表达式为电路图 电路符号 真值表导出电路的真值表。真值表说明，电路能完成两个1位二进制数以及低位来的进位的加法运算。这种考虑来自低位来的进位的加法运算，称为全加，能实现全加运算的电路称为全加器。*电路符号可超链接到A6R动画12）3.多位加法器1位全加器可以实现1位二进制数的加法运算，把N位全加器组合起来，可以实现N位二进制数的加法运算。在构成多位加法器电路时，按照进位方式的不同，又有串行进位加法器和超前进位加法器两种类型。13）串行进位加法器电路加法从低位开始，每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，把这种结构的电路叫做串行进位加法计数器。用SWF动画演示串行加法器运算过程串行进位加法器的优点是电路比较简单，缺点是运算速度不高。为了提高运算速度，可以采用超前进位加法器。 14）设计一个2位超前进位加法器列出真值表用卡诺图化简工具化简写出最简与或15）4位超前进位加法器74LS283在超前进位加法器电路中，每一位的进位只由加数决定，而与低位的进位无关。这样，多位加法器的加法运算就可同时进行，而不必等到低位的进位到来后才进行，因此提高了运算速度。电路图16）扩展功能实际使用中，常常需要把若干片集成加法器级联起来，构成更多位数的加法器电路，称为集成电路的扩展。把两片74LS283级联起来，扩展成8位加法器电路如图示逻辑符号用SWF动画演示扩展功能的步骤17）实现其它功能 利用74LS283加法运算功能，还可以实现某些具有特定功能的逻辑电路。例如，根据余3码是由8421码加上3后得到的特点，用74LS283实现由8421码到余3码的代码转换电路，如图示。在图中，DCBA是8421码输入端，Y3Y2Y1Y0是余3码输出端。它们之间满足Y3Y2Y1Y0 =DCBA+0011的关系。用SWF动画演示改接步骤18）4.2.2 编码器在数字系统中，用二进制代码表示特定信息的过程称为编码。例如，在电子设备中，用二进制码表示字符，称为字符编码；用二进制码表示十进制数，称为二-十进制编码。能完成编码功能的电路称为编码器。编码器的通用逻辑符号如图示，图中的X和Y分别表示输入和输出，在实际电路中可以用适当的符号代替。 编码器又分为普通编码器和优先编码器两类。在普通编码器中，任何时刻只允许一个输入信号有效，否则输出将发生混乱。在优先编码器中，对每一位输入都设置了优先权，因此允许两位以上的输入信号同时有效，但优先编码器只对优先级较高的输入进行编码，从而保证编码器工作的可靠性。19）1.普通编码器有N位输出的编码器可以表示2N个不同的输入信号，一般把这种编码器称为2N线-N线编码器。下图是3位二进制编码器的原理框图，它有8个输入端Y7 -Y0，有3个输出端C、B、A，所以称为8线-3线编码器。对于普通编码器来说，在任何时刻输入Y7 -Y0中只允许一个信号为有效电平。假设编码器规定高电平为有效电平，则在任何时刻只有一个输入端为高电平，其余输入端为低电平。同理，如果规定低电平为有效电平，则在任何时刻只有一个输入端为低电平，其余输入端为高电平。20）编码器的函数表达式和逻辑图8线3线普通编码器的逻辑图。由编码表得到表达式，根据表达式画出逻辑图超链接到A6R动画演示普通编码器的工作过程和缺点编码表是一种简化的真值表21）2.优先编码器优先编码器首先对所有的输入信号按优先顺序排队，然后选择优先级最高的一个输入信号进行编码。避免了输出混乱状态现象出现。下面介绍优先编码器的电路结构、逻辑功能和使用方法。有8个输入端，低电平为输入有效电平，有3个输出端，低电平为输出有效电平。此外，为了便于电路的扩展和使用的灵活性，还设置使能端、选通输出端和扩展输出端。用A6R动画演示优先编码器的工作过程22）74LS148优先编码器的逻辑图SWF动画可突出电路中片选端、选通输出端和扩展端作用的实现23）74LSl48的功能表一般集成电路的逻辑图厂家是不提供的，所提供的是功能表24）74LSl48扩展使用用两片74LSl48构成16线-4线编码器用SWF动演示扩展使用的步骤方法25）4.2.3 译码器将二进制代码所表示的信息翻译成对应输出的高、低电平信号的过程称为译码，实现译码功能的电路称为译码器。26）1.二进制译码器N位二进制译码器有N个输入端和2N个输出端，一般称为N线-2N线译码器。常用的译码器有二进制译码器、二-十进制译码器和显示译码器。用SWF动画演示二进制译码器的功能27）2线-4线译码器功能表由输出表达式可以看出，对于低电平是输出有效电平的译码器，每个输出都是对应输入的最小项的非。同理，高电平是输出有效电平的译码器，每个输出都是对应输入的最小项。由于这个原因，一般把二进制译码器也称为最小项译码器。28）译码器功能的扩展用两片2线-4线译码器扩展为3线- 8线译码器合理地使用使能端即可实现用SWF动画演示功能扩展的步骤方法29）常用的中规模集成电路译码器双2线-4线译码器74LSl39、线- 8线译码器74LSl38、4线- 16线译码器74LSl54和4线- 10线译码器等。30）74LSl38的功能表用A6R动画演示电路的功能31）2.显示译码器在一些数字系统中，不仅需要译码，而且需要把译码的结果显示出来。例如，在计数系统中，需要显示计数结果；在测量仪表中，需要显示测量结果。用显示译码器驱动显示器件，就可以达到数据显示的目的，目前广泛使用的显示器件是7段数码显示器。7段数码显示器由a-g等7段可发光的线段拼合而成，控制各段的亮或灭，就可以显示不同的字符或数字。7段数码显示器有半导体数码显示器和液晶显示器两种。32）两种数码显示器一种7段数码显示器是发光二极管显示器LED(Light Emitting Diode)。当LED加上正向电压时，可以发出一定颜色的光。有的数码管在右下角还增设了一个小数点，形成8段显示。构成数码管的7只LED的阴极是连接在一起的，属于共阴结构(高电平驱动)。如果把7只LED的阳极连接在一起，则属于共阳结构(低电平驱动)。 如BS201A采用共阴结构。另一种7段数码显示器是液晶显示器LCD(Light Crystal Display)。液晶显示器中的液态晶体材料是一种有机化合物，在常温下既有液体特性，又有晶体特性。利用液晶在电场作用下产生光的散射或偏光作用原理，便可实现数字显示。一般对LCD的驱动采用正负对称的交流信号。33）7448的功能表主要掌握灭零控制和输出，灯测试和灭零输入34）其它输入端的作用35）74488实用电路用7448直接驱动共阴结构的半导体数码管的电路连接如图示。由于7448的输出是集电极开路门结构，所以需要外加2k的上拉电阻用A6R动画演示用7448驱动BS201A的连接36）具有灭零控制的实用电路用7448实现8位十进制数码显示系统的连接如图示，系统具有灭零控制。在图中，只需要把整数部分的高位与低位的相连，小数部分的低位与高位的相连，就可以把前、后多余的0灭掉。在这种连接方式下，整数部分只有高位是0，而且被熄灭的情况下，低位才有灭零输入信号。同理，小数部分只有低位是0，而且被熄灭的情况下，高位才有灭零输入信号。用SWF动画演示灭零控制37）4.2.4 数据选择器从一组输入数据选出其中需要的一个数据作为输出的过程叫做数据选择, 具有数据选择功能的电路称为数据选择器。用SWF动画示意数据选择器的功能38）4选1数据选择器4选1数据选择器的逻辑图和逻辑符号如图示。图中，A1，A0是选择控制信号(也称为地址信号)，D3-D0是数据输入端，Y是数据输出端，EN是使能控制端。由逻辑图可以得到其输出表达式为用SWF动画演示的组成和工作原理还准备有A6R动画也可演示集成电路39）4选1数据选择器功能表以A1、A0作为控制信号，在A1、A0的控制下，输出Y从4个数据输入中选出需要的一个作为输出，所以称为数据选择器。4选1数据选择器相当于一个“单刀多掷”开关，因此数据选择器又称为多路转换器或多路开关。40）4选1数据选择器功能表以D1 - D0作为控制信号，由逻辑函数式推导得到输出与地址A1A0之间的关系，数据选择器还是一种多功能运算电路*以A1A0作为变量的所有可能的函数（2(2n)种）41）4选1数据选择器功能扩展合理地应用使能端 EN 可以实现数据选择器的扩展。例如，用两片4选1数据选择器可以扩展为8选1数据选择器，电路连接如图示。在图中，A2是增加的地址输入，当A2=0时，片(1) 处于工作状态；片(2) 处于禁止状态。在A1A0的作用下，选择片(1)的D3-D0中的一个输入作输出。当A2=1时，片(1) 处于禁止状态，片(2) 处于工作状态。在A1A0的作用下，选择片(2)的D3一D0中的一个输入作输出。常用的数据选择器中规模集成电路有：双4选1数据选择器74LSl53、8选1数据选择器74LSl51、74LSl52和16选1数据选择器74LSl50等。用SWF动画演示的数据选择器的扩展使用42）2. 8选1数据选择器8选1数据选择器74LSl51的逻辑图如图示。在使能端EN=0的条件下，由逻辑图可以得到其输出表达式为43）74LSl51的功能表如果以A2、A1、A0作为控制，则它是一个数据选择器或多路开关，其功能如表。如果以D7-D0作为控制，则是多功能运算器，对于8选1数据选择器来说，共有2n=256种不同的运算功能。其中，包括由3个输入变量A2、A1、A0构成的各种最小项的表达式。44）4.2.5数值比较器数值比较器是一种运算电路，它可以对两个二进制数或二-十进制编码的数进行比较，得出大于、小于和相等的结果。45）1. 1位数值比较器1位数值比较器可以对两个1位二进制数A和B进行比较，比较结果分别由FAB(大于)、FAB、FA=B和FAB、IA=B和IAB、FA=B和FAB、IA=B和IAB和IAB、IAB和IA=B，可以实现多片7485的扩展。用SWF动画演示电路的扩展使用49）4.2.6奇偶校验器奇偶校验就是检测数据中包含“1”的个数是奇数还是偶数。4位奇偶校验器的逻辑图和逻辑符号如图示。A、B、C、D是数据输入端，FOD是判奇输出端，FEV是判偶输出端。50）8位奇偶校验器奇偶校验器还具有奇偶产生的功能，通常把它称为奇偶校验器/产生器。51）74180的功能表由逻辑图可写出电路的输出表达式52）奇偶校验器产生器的应用下面通过一个简单的奇偶校验系统，说明奇偶校验器产生器的应用。图中的片(1)是奇产生器，奇控制输入端ODD和偶控制输入端EVEN总是取相反的值，当ODD=1时实现奇控制，ODD=0时为偶控制。在奇控制条件下，当数据D0 - D7中“1”的个数为奇数时(加上ODD为偶数)，FOD=0，否则相反。使片(1)的输出FOD与数据D0 - D7构成9位数据中“1”的个数一定是奇数。所以片(1)称为奇产生器。片(2)是奇校验器，将传输的9位数据中的D0 - D7接到A - H输入端，片(1)的奇输出位FOD接到片(2)的奇控制输入端ODD， 偶控制输入端EVEN接FOD的相反值。这样，传输的9位信号在传输无误时，片(2)的输出FOD=1，FEV=0，表示数据传输正确。如果传输过程有一个数据位发生了差错，即由0变为1或由1变为0，则使9位数据中“1”的个数由奇数变为偶数，片(2)的输出FOD=0，FEV=1，表示数据传输有差错。53）奇偶校验系统用SWF动画演示奇偶校验器产生器的应用54）4.3 用中规模集成部件实现组合逻辑电路由于中规模集成电路的大量出现，许多逻辑问题可以直接选用相应的集成器件来实现，这样既省去繁琐的设计，又可以避免设计中带来的错误。中规模集成部件都具有与其名称相吻合的专用功能，但对于某些中规模集成电路来说，除了能完成自身的功能外，还可以用来实现组合逻辑电路。下面以译码器和数据选择器为例，介绍用中规模集成电路实现组合逻辑电路的方法。55）4.3.1 用译码器实现组合逻辑电路56）例4.3用74LSl38译码器实现1位全加器电路。解：138译码器输出端低电平有效，每个输出端都是一个3变量最小项的反用SWF动画演示译码器实现组合逻辑电路57）4.3.2 用数据选择器实现组合逻辑电路如果把数据选择器的数据输入端作为控制信号，则其输出可以实现对地址输入端的多功能运算。58）1.用8选1数据选择器实现3变量函数74LSl51有3个地址输入端A2、A1、A0，因此用它来实现3变量的组合逻辑电路比较方便。59）例4.4用8选1数据选择器74LSl51实现3人表决器电路解：设3人表决器的输入为A、B、C 输出为F，按照表决器多数通过(F=1)，少数否决(F=0)的特性，列出其卡诺图。另外，根据8选1数据选择器74LSl51的功能表画出对应的卡诺图。用SWF动画演示数据选择器实现组合逻辑电路60）2.用8选1数据选择器实现4变量函数8选1数据选择器74LSl51不仅可以实现3变量的组合逻辑电路，也可以实现多于3变量的组合逻辑电路。下面以4变量为例，介绍用74LSl51实现多变量函数的方法。61）例4.5用74LSl51实现4位奇校验器解：用74LSl51实现4变量的组合逻辑电路可以采用扩展法或者降维图法。62）(1)扩展法扩展法的基本步骤是，首先把8选1数据选择器扩展为16选1数据选择器，然后将它的卡诺图与4变量组合逻辑电路的卡诺图进行比较，得出电路的连接方式，最后按连接方式 画出电路图。63）(2)降维图法64）4变量卡诺图降维为3变量4变量卡诺图中的相邻两格合并为3变量卡诺图中的1格65）降维方法66）采用降维方法用74LSl51来实现4变量的组合逻辑电路，只需要把4变量卡诺图降为 3变量降维图就可以了。把图(b)所示的3变量降维图与74LSl51的卡诺图进行比较，可以得到以下电路连接关系：67）4.4 组合逻辑电路的竞争冒险现象实际上，信号通过任何一个逻辑部件组件时，都会产生延迟，使输出端可能会出现不是理想分析下的结果