FPGA天线选通电路设计思考的论文.doc

FPGA天线选通电路设计思考的论文 1电路的功能仿真及结果 1.1电路功能仿真 本电路的设计采用了QuartusII软件进行功能仿真。QuartusII是Altera提供的现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)开发综合环境。QuatusII支持Altera的IP核，包含了LPMMegaFuion宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性，加快了设计速度。此外，QuartusII通过和DSPBuilder工具与MatlabSimulink相结合，可以方便地实现各种DSP应用系统。其支持Altera的片上可编程系统开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台，适用于实际电路的设计与仿真，可以大大缩短电路开发的周期，提高设计的效率。在分层电路设计中，QuartusII可以采用两种结构。第一种结构就是每个模块分别建立一个工程文件，在每个工程中分别调试单元电路，调试通过后，生成器件，然后再TOP中调用元件即可；另一种就是所有模块文件统一放在一个工程文件中，每个模块调试时设置成置顶即可，相互之间没有影响，然后生成器件在Top文件中进行调用。本文电路的设计与仿真采用了第二种方法，统一放置在一个工程文件中，便于文件的管理，提高了设计与仿真过程的效率。对于TOP-Down结构，顶层设计有两种输入方式，一种是采用VHDL语言编程，利用例化语句将各个组成模块进行逻辑连接，从而实现电路功能；另一种方式就是采用电路图输入方式，分别调用库中已有或编程生成的器件，最终实现电路设计实现。本文设计电路采用原理图输入的方式，在Top结构中最后形成的电路原理 1.2仿真结果与分析 1.2.1分频模块仿真结果本电路中共有3级分频电路，采用串联方式连接，分别为一级9分频和两级10分频，需要得到占空比为1:1的信号，因此10分频电路输出必须为占空比为1:1的方波信号，单10分频模块仿真结果，能够得到占空比1:1的方波信号，满足了电路的设计要求。 1.2.2选通电路仿真结果从上文中可以知道，设计天线选通电路的目的就是产生8路天线打通脉冲，且有效脉冲应该是依次出现的，每一时刻有且仅有一路信号是有效的，同时还应按照顺序依次有效。本设计总体电路功能仿真结果。从仿真结果中可以看出，在输入一路时钟（CLK）信号的情况下，8路输出端中每一时刻仅有1位为0，也就是1位有效，且为0的位是按顺序依次出现的，因此电路设计输出结果满足系统对电路的要求，同时也说明电路设计是成功的。 2结论 本文采用VHDL语言的层次化和模块化的设计方法，对系统的逻辑行为进行描述，然后通过综合工具进行结构的综合、编译、仿真，可在短时间内设计出高效、稳定、符合要求的电路系统，而且在不变化顶层文件的情况下即可任意升级、完善模块电路。硬件描述语言VHDL为设计提供了更大的可移植性和可扩展性，使程序具有更高的通用性，较好的达到了系统对本电路的要求。同时，基于VHDL语言的FPGA技术是近年来新兴技术，功能强大，速度快，应用领域光，在军事、医疗、通信、视频技术等领域都得到了广泛的应用。虽然目前利用FPGA成本偏高，但是随着产量的增加