数字电子技术复习资料13-14(2) 3.doc

第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；2、有符号数的编码；3、格雷码的特点；各种进制如何用BCD码表示；4、有权码和无权码有哪些？第二章 逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、电路符号；2、逻辑代数的基本定律及三个规则； 3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简（有约束的和无约束的）。第三章 集成逻辑门电路1、集成逻辑门使用时注意事项2、集电极开路门、三态门、CMOS传输门的使用方法第四章 组合逻辑电路1、组合逻辑电路的特点；2、组合逻辑电路的分析方法；分析步骤：逻辑图逻辑表达式化简真值表说明功能3、组合逻辑电路的设计方法；写表达式化简或变换设计步骤：逻辑抽象列真值表画逻辑图4、 编码器：用文字、符号或者数码表示特定信息的过程称为编码；实现编码的电路称为编码器。5、二进制编码器编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。二十进制编码器：用 4 位二进制代码对 0 9 十个信号进行编码的电路5、译码器：译码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现译码功能的的电路叫做译码器。译码是编码的反过程。 二进制译码器 二-十进制译码器 显示译码器 输入 n 位二进制代码A0Y0A1An-1Y1Ym-1二进制译码器输出 m 个信号 m = 2n芯片：74LS13874LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STC STB STA Y7 应用实例：逻辑函数发生器例：6、数据选择器： 能够从多路数据输入中选择一路作为输出的电路。8选1数据选择器74LS151，4选一数据选择器74LS153。 主要应用：函数发生器，实现下列函数，分别用上面两种选择器。例：第五章 集成触发器1、基本触发器的电路结构及工作原理；2、时钟触发器：RS触发器、D触发器、JK触发器、T触发器、T触发器的特性方程、特性表、时序波形图3、边沿触发器的时序波形图的画法。第六章 时序逻辑电路1、时序逻辑电路的特点2、时序逻辑电路的分析方法、步骤3、寄存器4、计数器（异步、同步）5、用集成计数器芯片构成N进制计数器的方法 反馈清零法（同步、异步） 反馈置数法6、计数器的级联7、同步计数器的设计方法20数字电子技术复习一、单选题 1. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=000时，输出应为（ ）。A.11111110 B.11011111 C.11110111 D.11111011 . 2. 以下电路中可以实现“线与”功能的有A.与非门 B.三态输出门 C.集电极开路门 D.不定 3. ，当时，A.B.C.D.4. 分别用842lBCD码表示(10011000)2为（ ） （2分）A.230 B.98 C.980 5. 已知R、S是或非门构成的基本RS触发器输入端，则约束条件为A.RS=0 B.R+S=1 C.RS=1 D.R+S=0 . 6. 由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为A.置0 B.置1 C.保持 D.不定 . 7. 以下电路中常用于总线应用的有A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 . 8. 功能最全的触发器是（ ）A.主从RS触发器 B.JK触发器 C.同步RS触发器 D.D触发器 . 9. 存在约束条件的触发器是A.基本RS触发器 B.D锁存器 C.主从JK触发器 D.D触发器 . 10. 数字电路中使用的数制是（ ）。A.二进制 B.八进制 C.十进制 D.十六进制 . 11. 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）A.m1与m3B.m4与m6C.m5与m13D.m2与m8. 12. 仅具有“置0”“置1”“保持”“翻转”功能的触发器是_。A.JK触发器； B.T触发器； C.D触发器； D.T触发器。 . 13. 下列触发器具有空翻现象（ ）A.边沿D触发器 B.同步D触发器 C.主从JK触发器 14. 设计一个6进制的同步计数器，需要个触发器。A.3 B.4 C.5 D.6 . 15. 42下列关于74LS194的描述，_是错误的。A.74LS194是通用移位寄存器，可以实现四种基本移位功能B.74LS194无法实现同步清零C.是双向移位寄存器D.74LS194的清零端子是以异步方式工作的. 16. 有一个与非门构成的基本RS触发器，欲使该触发器保持原态，则输入信号应为_。A.S=R=0 B.S=R=1 C.S=1,R=O D.S=0,R=1 . 17. 由与非门构成的基本RS触发器，当时，则（ ）。A.Q=1 B.Q=0 C.Q不变 D.Q不定 . 18. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出应为（ ）。A.10111111 B.11111110 C.11111101 D.11111011 . 19. n个触发器的最大状态数是_。A.n B.2n C.2n D.2n-1 . 20. 不能用作计数器的触发器是A.同步RS触发器 B.边沿D触发器 C.边沿JK触发器 . 21. 5对于T触发器，若原态Q=0，欲使新态Qn+1=1，应使输入T=A.0B.不确定C.QD.22. 对于CMOS门电路，以下说法错误的是A.输入端悬空会造成逻辑出错B.输入端接510K的大电阻接地相当于接高电平C.输入端接510的小电阻接地相当于接低电平D.噪声容限与电源电压有关. 23. TTL门电路输入端悬空时，应视为A.高电平 B.低电平 C.零电平 D.不定 . 24.摩尔型时序逻辑电路的输出A.只与当时外输入信号有关 B.只与当时电路内部状态有关 C.与外输入和内部状态都有关 D.以上三种说法都对 . 25. 由或非门组成的基本RS触发器，当R=1，S=0时，则是A.Q=0 B.Q=1 C.无效状态 D.保持状态 26. 已知Q1Q2Q3Q4是同步十进制计数器的输出，若以Q3作为进位。则其周期和正脉冲宽度是A.10个cp脉冲，正脉冲宽度为1个cp周期B.10个cp脉冲，正脉冲宽度为2个cp周期C.10个cp脉冲，正脉冲宽度为4个cp周期D.10个cp脉冲，正脉冲宽度为8个cp周期. 27. 已知R、S是或非门构成的基本RS触发器输入端，则约束条件为A.RS=0 B.R+S=1 C.RS=1 D.R+S=0 . 28. 寄存器由组成。A.门电路B.触发器C.触发器和具有控制作用的门电路。. 29 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）A.m1与m3B.m4与m6C.m5与m13D.m2与m8. 30在下列触发器中，有约束条件的是A.主从JK触发器 B.主从D触发器 C.同步RS触发器 D.边沿D触发器 . 31. 电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为A.组合电路 B.时序电路 C.门电路 D.分立元件 . 32. 二进制数1011012和下列数中（ ）相等 A.4610 B.2D16 C.548D.101101BCD. 33.寄存器在电路组成上的特点是A.有CP输入端，无数据输入端B.有CP输入端和数据输入端C.无CP输入端，有数据输入端D.CP输入端与数据输入端相连. 34. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是A.输入端经10k电阻接地B.输入端接同类与非门的输出电压3.6VC.输入端悬空D.输入端经51电阻接地.35. 异步计数器设计时，比同步计数器设计多增加的步骤是A.画原始状态转换图 B.进行状态编码 C.求时钟方程 D.求驱动方程 .36某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要。个触发器。A.10 B.60 C.525 D.31500 .37. 4选1数据选择器构成逻辑函数产生器的电路连接如图所示，该电路实现的逻辑函数是A.B.C.D.38. 逻辑函数F(A,B,C) = AB+BC+的最小项标准式为（ ）。A.F(A,B,C)=m(0,2,4)B.F(A,B,C)=m(1,5,6,7)C.F(A,B,C)=m (0,2,3,4)D.F(A,B,C)=m(3,4,6,7).39. 含有n个变量的逻辑函数包含（ ）个最小项。A.n B.2n C.2n D.n2.40. 存在约束条件的触发器是A.基本RS触发器 B.D锁存器 C.主从JK触发器 D.D触发器 .标准答案：A41. 四输入的译码器，其输出端最多为（ ）。A.4个 B.8个 C.10个 D.16个 .42仅具有“翻转”功能的触发器叫A.JK触发器 B.T触发器 C.D触发器 .43. TTL门电路输入端悬空时，应视为A.高电平 B.低电平 C.零电平 D.不定 .44. 定时器和计数器是同一个概念，具有相同的电路结构，通常对脉冲的计数，是计算事件发生的次数，称为计数器.A.偶发 B.上升沿 C.下降沿 D.周期性 .45 一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为A.0000 B.0110 C.1000 D.1001 .46. 逻辑函数的最简与或式为（ ）。A.B.C.D.47. 如果对键盘上108个符号进行二进制编码，则编码器输出至少（ ）位二进制数码才能满足要求。A.6 B.7 C.8 D.9 .48. 4个触发器可以构成位二进制计数器。A.6位 B.5位 C.4位 D.3位 .49. 一位8421BCD码十进制计数器至少需要个触发器。A.3个 B.4个 C.5个 D.6个 .50. 利用M进制计数器构成N（NM）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是A.SN-1B.SN-2C.SND.SN+1二、填空题 1. （95.12）10 =_8421BCD. 2. 三态逻辑电路有三种状态，分别是_|_和_.3当T触发器的T=1时，触发器具有功能_. 4. 在状态图中，只要包含有_的时序电路都可称为计数器。. 5. 产生序列11101000，至少需要_个触发器。. 6. TTL与非门多余端的处理方法是_。. 7. 函数的反演式=_；函数的对偶式=_. 8. 门电路使用时需要外接负载电阻和电源的是_. 9. (10111.011)B_D. 10. (465.4)O_D. 11. 图中能实现TTL门的功能_. 12. 多个OC门输出端并联到一起可实现_功能。. 13. 请将下列各数按从大到小的顺序依次排列：(246)O；(165)D；(10100111)B；(A4)H. 14. 在下列JK触发器、RS触发器、D触发器和T触发器四种触发器中，具有保持、置1、置0和翻转功能的触发器是_. 15. 优先编码器74LS148输入为，的优先级最高，输出为、。当选通输入端，其余输入端为1时，应为_.16. 用二进制代码表示十进制数85时，至少需要_位二进制。.17. 触发器可以记录_位二进制码。.18. 在门电路中接口电路的作用_.19. (316)10=_8421BCD.20. （0.1001）2=_10.21. CMOS门电路的静态功耗很低，随着输入信号频率的增加，功耗也会_。.22. TTL集成JK触发器正常工作时，其和端应接_电平。.23. 一个基本RS触发器在正常工作时，它的约束条件是，则它不允许输入=_且=_的信号。.24. 与TTL门电路相比，CMOS电路具有结构简单，便于_集成的优点。.25. 三态门是在普通门的基础上增加_电路构成的，它的三种输出状态是 高电平、低电平和高阻态。.26. 对于JK触发器，若J=K，则可完成_触发器的逻辑功能。.27. 在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是_.28. 触发器有_个稳定状态。.29. 十进制数（21.125）转化成二进制数是_.30. 一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是_.三、判断题 1. 在门电路使用中，TTL与非门闲置输入端悬空。 ( ). 2. 在门电路基本功能电路中，电平偏移结构中的二极管导通，输出为高电平。 ( ). 3. 4个触发器可以构成4位二进制计数器。 ( ). 4. 38当时序逻辑电路存在有效循环时该电路能自启动。 ( ). 5. 电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为分立元件。 ( ). 6. 77CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。 ( ). 7. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于或逻辑关系。( ). 8. 存储8位二进制信息要4个触发器。 ( ). 9.进制计数器有十个触发器组成。 ( ).10在使用三极管的门电路中OC门实际是发射极开路门。 ( ).11同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。 ( )12. 所有门电路都可以用于总线传输。 ( )13.位二进制编码器有3个输入端，8个输出端。( )14. 寄存器属于时序逻辑电路。 ( )15. 4位二进制计数器有8个计数状态。 ( )16. 8421BCD码是有权的二-十进制编码。 ( )17. 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；（ ） ( )18. 基本RS触发器没有时钟。 ( )19. 12把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 ( )20. 1+1=1符合“或”逻辑关系。( )21. RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。 ( )22. 高速CMOS电路（74HC）在工作速度方面与TTL电路的74LS系列相当。 ( )23. 主从触发器和边沿触发器都是脉冲边沿触发。 ( )24. 高速CMOS电路中HCT系列还同TTL电平兼容，扩大了应用范围。 ( ). 25. 若将一个TTL异或门（设输入端为A、B）当反相器使用，则A、B端应连接A或B中有一个接高电平1。 ( ).26. 因为逻辑式A+AB= A，所以两边同时减去A，得AB=0。( ).27. 图1所示三态门在时，Y的输出状态是高阻态。 ( ).28TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 ( ).29RS触发器、JK触发器均具有状态翻转功能。 ( ).30. 对于CMOS门电路，噪声容限与电源电压有关 ( ).31. 对于LSTTL与非门电路，输入端接低电平时有电流从门电路中流出。 ( ).32. 具有异步SD、RD端的D触发器也能够成防抖动开关。( ).33. 要组成六进制计数器，至少应有3个触发器。 ( ).34 异步加法计数器应将低位的Q端与高位的CP端相连接。 ( ).35. 共阴极LED数码管要用“0”电平驱动；共阳极LED数码管要用“1”电平驱动。( ).36. 任何时候D触发器的输出都与输入相同。 ( ).37. 最小项，顾名思义就是指的乘积项中变量个数尽可能的少。( ).38. 国产TTL电路CT4000相当于国际SN54/74LS系列。 ( ).39. 普通编码器和优先编码器在某一时刻都只能输入一个编码信号。( ).40两输入端四与非门器件74LS00与7400的逻辑功能完全相同。 ( ).41. 对于COMS门电路而言，输入端经过电阻接地与接逻辑高电平等效。 ( ).42把一个五进制计数器与一个四进制计数器串联可得到20进制计数器。 ( ).43. 能将输入信号转变为二进制代码的电路称为译码器。( ).44. 八路数据分配器的地址输入（选择控制）端有8个。 ( ).45. 逻辑函数的表达方式有真值表、逻辑函数表达式、逻辑电路图、卡诺图、状态表。( ).46. 存在约束条件的触发器是D锁存器。 ( ).47. 三极管工作在截止状态的条件是输入电压大于三极管的开启电压。 ( ).48. 因为逻辑式A+（A+B）=B+(A+B)是成立的，所以等式两边同时减去（A+B），得A=B也是成立的。 ( ).49. 因为逻辑式A+AB= A，所以B=1。 ( ).50. 模拟信号是时间或数值上的连续函数，如热电偶的电压输出。 ( ).四、计算题 （共15题）1. 电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？2. 设计一多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画出电路图。3. 用卡诺图法化简:4. 电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？5. 设触发器初始状态为1状态，试画出输出端Q2的波形。6. 74LS138可以作为函数发生器，试写出下图所示的函数表达式（不需要化简）。7. 用3线-8线译码器74LS138和门电路实现组合逻辑函数。8. 用卡诺图将下列函数化为最简与或表达式。 Y（A，B，C，D）=m（0，4，6，8，10，12，14）9. 采用四位全加器将8421BCD码转换成余3BCD码。10 利用公式法将下列逻辑函数画简为最简与或形式。11. 用异或门设计一个三变量奇校验电路，当输入变量中有奇数个1时，输出为1，否则为0。13. 用3线-8线译码器74LS138和门电路实现组合逻辑函数。14. 用卡诺图将下列函数化为最简与或表达式。15. 74LS138可以作为函数发生器，试写出下图所示的函数表达式并化简。16. 用卡诺图画减法将下列函数画简为最简与或式。17. 采用四位全加器将8421BCD码转换成余3BCD码。19. 用卡诺图法化简函数Y2（A,B,C,D）=m(3,6,8,9,11,12)+d(0,1,2,13,14,15)20. 数据选择器可以作为函数发生器使用，四选一数据选择器74LS153的逻辑功能表如下所示。试用74LS153产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）21. 设计一个“逻辑不一致”电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。标准答案：（1）用M、N、P、Q代表四个输入逻辑变量，Z代表输出。列真值表22. 数据选择器可以作为函数发生器使用，八选一数据选择器74LS151的逻辑功能表如下所示。试用74LS151产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）。23. 用卡诺图将下列函数化为最简与或表达式。24. 用卡诺图将下列函数化为最简与或表达式。五、分析设计题 （共15题）1.设下图触发器的初始状态为Q=0，画出在CLK信号连续作用下触发器输出端的电压波形。2. 如图为主从JK触发器，已知输入端J、K、RD和CP的电压波形如图所示，试画出输出端Q的电压波形。3. 设下图触发器的初始状态为Q=0，画出在CLK信号连续作用下触发器输出端的电压波形。4. 在基本RS触发器中，已知、的波形如图所示，试画，的波形。(初态)5. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路的功能。6. 试画出由D触发器组成的四位右移寄存器逻辑图，如下图，设输入的4位二进制数码为1101，画出移位寄存器的工作波形。7. 如图为主从JK触发器，已知输入端J、K、RD和CP的电压波形如图所示，试画出输出端Q的电压波形。8.已知状态表如表所示，试作出相应的状态图。9、主