MAX PLUS2 软件使用教程.doc

燕山大学EDA课程设计指导书3.2 举例说明软件的使用方法在这里我们主要介绍如何运用EDA软件提供的原理图（即逻辑图）方法和编程方法，来设计具有一定逻辑功能的数字电路。其中，原理图方法就是从标准的元件库（也可以是用户自己定义的元件库）中调出各种门电路单元和单元电路（包括与常见的中小规模集成电路功能等效的软件模块），并按照设计要求进行连线，构成一个具有一定逻辑功能的数字系统。编程方法，则是采用文本输入方式，利用各种编程语言（在这里主要介绍AHDL语言），通过语言表述的形式，来实现具有一定逻辑功能的数字系统。在运用上述方法初步完成设计工作后，为了验证所设计电路的功能的正确性，有必要用软件或硬件对电路的功能进行仿真（称之功能仿真）；在时序电路中，如果电路对时序要求很严格，则有必要用软件对电路的时序逻辑进行仿真（称之时序仿真），来验证电路在时序上是否符合要求。除了在计算机上用软件仿真，还可以在一个实际的硬件环境进行硬件仿真。下面，我们用一个具体的数字电路设计的实例来介绍如何使用ALTERA公司的软件MAX+PLUSII设计一个对0.1Hz（或1Hz）的时钟信号进行十进制加法计数并在数码管上显示计数过程的数字电路。3.2.1第一步：运用原理图设计方法设计出符合要求的触发器EDA软件提供的JK触发器是上升沿触发的，有置位和复位端，但没有Q非端。在这小节里需要完成的是：要在系统提供的触发器的基础上，将之修改成下降沿触发、有低电平有效的复位端和Q0、Q1（表示Q非）两个输出端的触发器。（1）首先要进入win98，双击桌面上的MAX+PLUSII图标，进入EDA软件。其界面如图3.1.1所示。图3.1.1（2）单击新建图标，或点击文件New，将会弹出“New”对话框。如图3.1.2所示。图3.1.2（3）一般系统默认选项位置在“Graphic Editor file”（图形文件），如果不在，单击此选项，使此选项处于选中状态，即圆点处于此项前。然后单击OK，将进入原理图编辑状态（即逻辑图编辑状态），其界面如图3.1.3所示。图3.1.3（4）单击保存图标，将弹出保存文件对话框，软件要求给出文件名，你可以任意取，在这里我们取名为myjkff，如图3.1.4所示，文件类型为系统默认的“*.gdf” 不变（表示文件为原理图文件）。然后单击OK确认。重新回到原理图编辑状态。图3.1.4（5）单击FileProjectSet Project to Current File，将工程项目切换到当前工作区中（或在编辑状态下按快捷键+，或单击图标,来直接完成此项操作）。注意！此项工作一定要做，做其他设计时也一样。（6）下面开始设计的实质内容了。首先要将所需的元件从元件库中调到工作区中。方法是：双击工作区，或单击鼠标右键，在弹出的菜单中选择Enter Symbol项，或单击SymbolEnter Symbol（这几种方法任选其一），将出现“Enter Symbol”对话框，如图3.1.5所示。图3.1.5（7）然后在“Symbol Name：”输入框中输入“JKFF”（代表JK触发器，大小写均可以）。单击OK。将会在工作区将出现一个带红框的图形符号，它就代表JK触发器，如图3.1.6所示。图3.1.6（8）重复（6）（7）两步，在工作区中放置两个“not”（表示非门）符号；四个“input”（表示输入端） 一个作时钟输入“CLK”，一个作复位端，另两个分为JK输入端；两个“output”（表示输出端）符号；一个“Vcc”符号，表示高电平。调整各个符号之间的位置。如下图3.1.7所示。图3.1.7（9）开始连线。单击软件界面左侧纵向工具栏中的折线图标，进入连线状态，通过拖动鼠标的方式连线。每个输入和输出引脚都要进行命名，且在一个设计文件中，名字必须不同。取名方法：双击每个引脚的名字所在位置，使之处于涂黑状态，就可以填写名字了。完成所有连线和命名的电路如图3.1.8所示。图3.1.8（10）单击保存图标保存文件。然后单击系统工具栏中的编译图标，出现的编译程序界面，如图3.1.9所示，单击Start按钮，开始对电路进行编译。图3.1.9（11）编译后系统将会给出编译信息，包括编译错误的条数，警告的条数（可以不去理睬，它一般不影响电路的正确性）。将出现的错误改正，直至完全正确，如图3.1.10所示。（关于编译出错信息，及其解决办法见附录II）。图3.1.10（12）我们要建立一个符号来代表刚刚设计的JK触发器，以便在以后的设计中调用。切换到原理图编辑程序界面，单击FileCreate Default Symbol，建立缺省的符号来代表JKFF（也可以利用符号编辑器程序Symbol Editor对刚建立的符号进行编辑，使之更美观，更符合习惯。注意：自己设计的所有模块文件应该都在同一个目录中，否则会发生错误）。这样我们就可以在以后的设计中使用我们自己设计的JK触发器了。3.2.2第二步：利用原理图设计方法设计十进制加法计数器在本小节中，我们利用EDA软件提供的图形设计方法和我们上节中设计的JK触发器来设计一个十进制的加法计数器（可以是同步的，也可以是异步的，在这里选择的是异步的）。（13）重复3.2.1中的（3）（4）（并取文件名为 cunt10）（5）（6），将我们上节设计的JK触发器调到工作区中（方法：在“Symbol Name：”输入框中输入“myjkff”即是实现它的逻辑的文件的名字）。调出各元件后的屏幕如图3.2.1所示。（14）先对各个引脚命名。然后，按上节（9）中提到的方法，适当的调整元件之间的位置，根据设计要求进行连线。完成所有连线和引脚命名后的屏幕如图3.2.2所示（异步十进制加法计数器）。（15）单击编译图标进行编译，并根据提示信息，主要是根据错误的信息，对电路进行必要的修改，直至没有错误，成功编译为止。图3.2.1图3.2.2（16）为了验证所设计的异步十进制加法计数器电路的逻辑和时序的正确性，我们要对所设计的电路进行必要的软件仿真。单击软件的系统菜单MAX+plusIIWaveform Editor，进入波形编辑器。其界面如图3.2.3所示。（17）单击OptionsGrid sizes，在弹出的对话框中填入“30ns”，表示仿真程序的工作区中，每个竖格的间距为30纳秒。然后单击FileEnd Time，在弹出的对话框中填入“1s”（1微秒），设定仿真时间的长度为1微秒。（18）单击NodeEnter Nodes from SNF，将弹出“Enter Nodes from SNF”对话框。单击List按钮，在“Available Nodes &Groups”框中将列出电路中有效的输入、输出和中间节点（Node），如图3.2.4所示。单击=按钮，如图3.2.5所示。单击OK返回。图3.2.3图3.2.4（19）这时你会发现，被选中各节点将出现在工作区中，现在要对输入信号进行编辑。单击“CP”信号的最左侧，使“CP”处于涂黑状态（即被激活状态或被选中状态），单击时钟波形按钮。如图3.2.6所示。单击OK就会生成周期为60纳秒，占空比为1：2的方波。同样，选中信号“Rd”用工具栏的置一和清零图标，将之设置成如图3.2.6中所示波形。图3.2.5图3.2.6（20）单击保存&仿真图标，先出现保存文件对话框，保留软件的给出文件名，单击OK保存文件。然后将出现仿真过程（可能很快就会结束）。仿真结束界面如图3.2.7所示。（21）仿真结束后，返回到波形编辑器。会发现输出信号和中间节点上出现了输出波形，这就是仿真的结果。然后检查结果是否符合设计要求，直至符合为止。正确波形如图3.2.8a和3.2.8b所示（图3.2.8a和图3.2.8b表示的输出波形是一致的，只是不同的表示形式，实现方法：选中信号，点鼠标右键选择“group”即可）。（22）切换到电路原理图程序界面，单击FileCreate Default Symbol，建立一个符号来代表异步十进制加法计数器，以便在后面的设计中调用。注意：修改设计后，当增加、减少或改变输入输出端时，需要重新生成符号。然后在引用符号的设计文件中，选择菜单SymbolUpdate Symbol更新符号。图3.2.7图3.2.8a图3.2.8b3.2.3第三步：利用编程方法设计一个驱动七段共阴极数码管的显示译码器。在前面，我们主要介绍了如何用逻辑图方法进行电路设计。在本节里，我们要介绍如何用文本编程语言来设计电路。编程语言有很多种，在这里我们主要介绍如何用AHDL（Altera Hardware Description Language的首字母缩写，是Altera公司自己开发的硬件描述语言）设计七段显示译码器。（23）单击新建图标，在出现的新建文件对话框中选中“Text Editor file”，单击OK按钮，进入文本编辑界面。其界面如图3.3.1所示。图3.3.1（24）单击保存图标，将出现保存文件对话框；在“File Name：”中填入“decoder_7seg”，注意！在对话框下侧的“Automatic Extension”项中，一定要选“.tdf”项，表示它是AHDL程序文件。如图3.3.2所示。图3.3.2图3.3.3（25）按快捷键+，将工程项目切换的当前文件。（26）输入用AHDL语言编写的译码器的源程序（源程序见附录I）。（27）单击保存&编译图标，对程序进行编译。按提示的错误信息对程序进行必要的修改，直至正确（没有错误，但可能有警告；警告可以被忽略；出错信息及其解决方法参见附录II）。如图3.3.3所示。（28）重复3.2.2节中的（17）（18）进入波形编辑器，编辑输入波形，如图3.3.4所示。图3.3.4图3.3.5（29）重复3.2.2节中的（20）。关闭仿真程序并切换到波形编辑器，观察输出波形是否正确。找出出错原因，逐一解决，直至正确。正确的波形如图3.3.5所示。（30）切换到文本输入程序界面，重复3.2.2节中的（22），建立代表译码器的图标，以便在后面设计中调用。3.2.4第四步（最后一步）：电路的总体设计对输入脉冲的十进制加法计数并译码，最终在数码管上显示计数结果的电路。在本节中，我们将用到在前几节中设计的各个电路模块，即前面设计的计数器和译码器，我们称之为“模块”。（31）重复在3.2.1节中（1）（2）（3）（4）文件名取为“timer_10”（5）（6）。（32）调入先前设计的十进制计数器“cunt10”、七段译码器“decoder_7seg”模块、两个“input”（一个作时钟输入端；另一个作复位输入端）、一个“output”（ 输出端，实际它代表了多个输出端，来驱动数码管）、一个“Vcc”（表示高电平）。如图3.4.1所示。图3.4.1（33）连线，其中，粗线是通过工作区单击鼠标右键，在弹出的菜单中选Line Style中的“粗线”得到的。其中粗线代表“总线”，即一根粗线代表若干根细线（单根导线）。在这里它代表4根细线。总线及其连接总线的细线都需要命名。命名方法是：单击总线，使总线处于选中状态，即呈红色；然后，直接输入“indata3.0”，从而完成对总线的命名。细线命名与之类似。完成连线和命名的电路如图3.4.2所示。（34）单击保存&编译图标，对设计好的电路进行编译。根据出错信息，对电路做出相应的修改，直至没有错误。（35）重复3.2.2节中（16）（17）（18）对输入信号进行编辑。如图3.4.3所示。图3.4.2图3.4.3（36）单击保存&仿真图标，会弹出保存文件对话框，保留软件的给出的文件名，单击OK，进行软件仿真。（37）仿真完成后，换到波形编辑器程序，观察输出波形是否正确。找出出错原因，逐一解决，直至正确。正确波形如图3.4.4所示。（38）软件仿真正确后，基本上说明所设计的电路是正确的。为了进一步证明电路的正确性，我们可以进行硬件仿真，即将我们设计的电路下载到可编程逻辑器件中去，并加上相应的外部电路和连线，来对所设计的电路的功能进行验证。图3.4.4（39）单击打开文件图标，选中“timer_10.gdf”文件，然后单击OK，进入图形编辑程序，time_10.gdf文件中的内容将出现在工作区中。（40）单击AssignDevice，将出现“Device”对话框，选择被编程的器件是“EPF10K10LC84-4”，如图3.4.5所示。单击OK返回编辑界面。图3.4.5（41）依次用鼠标右键单击各个引脚（包括输入和输出引脚），在弹出的菜单中选AssignPin/Location/Chip，将出现“Pin/Location/Chip”对话框，如图3.4.6所示。图3.4.6（42）对各个引脚都设置一个对应于可编程逻辑器件的实际引脚的号码，其中CLK：83，Rd：1（这两个是固定的，后面的是可以改变的）；out04：5458，out5：60，out6：61，out7：63。在实际的设计中不用设置引脚，软件自动完成。注：也可以省去41、42两步，这时系统会自动分配引脚，你可以通过编译后自动生成的*.pin或*.rpt文件，得到有关引脚分配的信息，为搭建硬件电路做准备。（43）单击保存&编译图标，再对电路进行编译一次。注：在设计过程中，设计的每次改变后，一定要重新编译一次，哪怕是微小的改变。（44）单击编程图标，出现“Programmer”界面，如图3.4.7所示。（45）单 击JTAGMulti-device JTAG Chain Setup，将会弹出“Multi-Device JTAG Chain Setup”对话框，如图3.4.8所示。（46）在“Device Name：”中选择“EPF10K10”，单击Select Programming File按钮，出现“Select Programming File”对话框。选择编程文件“timer_10.sof”。然后，单击OK，返回“Multi-Device JTAG Chain Setup”对话框。注：这步中“Device Name：”的设置和（40）步中所选的器件型号要和我们所有的硬件一致；并且要准确，如：是EPF10K10，你选EPF10K100就不行的，虽然在编译的过程中不会出现错误，但将会在下载阶段显现出“类型不匹配”的错误。图3.4.7EPF10K10图3.4.8（47）单击Add按钮，如图3.4.9所示。（48）用下载电缆通过计算机的并口将计算机和实验箱连接起来。然后打开实验箱电源。单击Detect JTAG Chain Info按钮，当得到