VGA接口协议和显示参数小结.docx

VGA接口和显示技术总结 carter_VGA接口和显示技术总结1 引脚功能和布线标准1.1 VGA接口15针定义标准标准15针VGA接口定义如下表：HDSUB5脚信号功能/描述注释1VGA_REDVGA红色分量，输出端下拉电阻75欧姆模拟信号 0.7 P-P2VGA_GRNVGA绿色分量，输出端下拉电阻75欧姆模拟信号 0.7 P-P3VGA_BLUVGA兰色分量，输出端下拉电阻75欧姆模拟信号 0.7 P-P4N.C不连接5GND地线6RGND红色地7GGND绿色地8BLUE蓝色地9DDC_POWERDDC电源，用于监视器的EEPROM供电电源 3.3V10SGND同步数字地11N.C不连接12VGA_I2C_DATDDC I2C数据输出端电压 3.3V13VGA_HSYNCVGA水平同步信号输出端电压 3.3V - 5.0V14VGA_VSYNCVGA垂直同步信号输出端电压 3.3V - 5.0V15VGA_I2C_CKDDC I2C时钟输出端电压 3.3V备注： 1. I2C总线用于DDC获得监视器的性能参数（生产商、型号、频率、分辨率等）。2. 在某些设备中引脚4、11用于I2C总线连接传输设备参数。下图是HDSUB15接口 图1-1 图1-22. 布线考虑2.1 RGB模拟信号在设计VGA输出设备时R、G、B每个信号应该有一个75欧姆的下拉电阻，在监视器里应该有一个75欧姆的输入电阻。RGB信号的频率高达350MHz，所以应该特别注意信号的完整性及EMI。应该有一个PI滤波器，如图1-3，PI滤波器由两个10pF的电容和一个120欧姆100MHz的磁珠构成。推荐把PI滤波器和终端电阻尽可能防止在VGA连接器附近。公式如下： 1-32.2 HSYNC和VSYNC信号在设计VGA的输出设备时输出的同步信号是3.3V的，因为VGA监视器可能驱动同步信号是5V，所以有必要使用高阻非双向的缓冲器。见参考设计图。为了优化ESD保护，添加低容性钳位二极管到监视器的同步信号上，这些钳位二极管应该放在5V电源平面和地平面之间，并尽可能距离VGA插座近。2.3 DDC接口大多显示设备都提供了一个专用I2C总线用于VGA接口，从而实现DDC接口，用来读取CRT监视器的特定扩展显示表示数据（EDID）。I2C总线也是3.3V的，而大部分DDC是5V的，所以放置100K欧姆的上来电阻在5V电源和每个DDC线之间。DDC接口的电平偏移电路被需要。两个TVS二极管，一个TVS二极管必须放置在5V电源线与I2C线之间，另一个TVS管必须放置在I2C线与地线之间。2.4 ESD保护/EMI接口在设计VGA接口时所有的信号需要ESD保护和EMI滤波器。见参考设计。参考设计使用了CM2009这个芯片。很多其他的保护和电平偏移解决方案也可以选择，如Semtech提供多种低容性的ESD抑制器件，比如RCLAMP502B。VGA参考设计原理图。图1-4 VGA参考设计原理图3. 显示颜色RGB的计算RGB是VGA接口用于颜色信号输出的线。一般来说，VGA接口间加一个DA模块的设计，根据DA位数的大小决定实现的配色效果。也有直接接电阻的。理论上来说每个信号是可以有256（就是把0-0.7V电压256等分）个电平值，那么RGB三个信号接口一共最多就会有256的3次方就是1400多万种色彩，在需要做真彩色的设计中一般都是需要AD模块的。但是如果仅仅用VGA来显示诸如工业上的一些简单的菜单，就不需要那么丰富的色彩，也许8色，也许64色或者256色就足够了。利用下图的电阻网络实现DA的效果，使VGA能得到4x4x4=64种颜色的。这样在工业控制中已经足够了。如图3-1。图3-14. 行同步和场同步VGA (Video Graphics Array)接口信号为模拟信号。其关键信号有5个，分别是Horizontal Sync水平同步信号(也叫行同步信号)，垂直同步信号Vertical Sync(也叫场同步信号)，Red红色，Green 绿色和Blue 蓝色。电子枪从左至右,从上至下地进行扫描，每行结束时,用行同步信号进行同步;扫描完所有行后用场同步信号进行场同步。因电子枪偏转需要时间，所以扫完回转中，要对电子枪进行消隐控制:在每行结束后的回转过程中进行行消隐;在每场结束后的回转过程中进行场消隐。消隐过程中不发送电子束。VGA显示设备用VSYNC来进行场同步;每一行完毕后，用HSYNC进行行同步;有些设备也有VCLK像素时钟，用于锁存数据。如图4-1。场同步信号，宽度为(VSPW+1)，之前有场消隐前肩(VFPD+1)，之后有场消隐后肩(VBPD+1)。如图4-1。行同步信号，宽度为(HSPW+1)，之前有行消隐前肩(HFPD+1)，之后有场消隐后肩(HBPD+1)。如图4-1。图4-1 VGA 行、场、数据、时钟时序图4.1 场同步和行同步时序所谓行时序，就是显示一行数据的时序。从图4-2（a）可以看出，显示一行数据需要的时序分四部分。产生行同步脉冲信号HSYNC的周期E=a+ b+c+d。其中a为同步信号时间。b为行消隐后肩时间，c为数据有效时间，d为行消隐前肩。从图4-2(b)可以看出，场同步时序与行同步时序类似，也是显示一屏数据的时序，这里以行为单位。场同步脉冲信号VSYNC的周期L=h+i+j+k，其中h为同步信号时间，i为场消隐后肩时间，j为数据有效时间，k为场消隐前肩时间。图4-2 不同的分辨率下，行同步和场同步信号的周期是不同的，时序上的时间也不一样。表4-1列出了VGA的常用分辨率参数。表4-1 常见刷新频率时序表本设计以640x480且刷新频率为60Hz为例，其显示器每秒扫描60场，VGA在实际工作时并不是每行扫描640个点，每场扫480行，由图及表1可知，由于行消隐和场消隐的存在，实际是每行800个像素，每场525行。每行800个像素中包括行消隐前肩d(16个点)、行同步信号a(96个点)、行消隐后肩b(48个点)和有效点数c(640个)。每场525行中包括场消隐前肩k(10行)、场同步信号h(2行)、场消隐后肩i(33行)和有效行数j(480行)。所以，点像素的时钟频率为800x525x60=25175MHz。4.1.1 VGA时序控制信号的产生和软件设计VGA时序控制信号的产生包括行点计数器、行场计数器、行同步状态和场同步状态机。冲软件角度考虑，我们设行点计数器h_cnter、场行计数器v_cnter。如果设计一个640X480分辨率的显示界面，那么h_cnter就是800进制计数器，v_ cnter就是525进制计数器。行同步状态机有a(行同步)状态、b(行消隐后肩)状态、c(数据有效)状态和d(行消隐前肩)状态，4种状态可根据h_ cnter的值进行状态翻转。场同步状态包括h(场同步)状态、i(场消隐后肩)状态、j(数据有效)状态和k(场消隐前肩)状态，4种状态也可根据v_cnter的值进行状态转换。其状态转移图如图4-3（a）（b）。图4-3 VGA时序状态转移图假设VGA输出端的时钟频率为27MHz。当状态机上电复位后，行状态机进入a状态，此时HSYNC输出为低，行计数器h_cnter开始对27MHz频率时钟计数，当计数到95时，转移到b状态，而当计数到143时，从b状态转移到c状态，当计数到783时，从c状态转移到d状态。在b、c、d三状态时，HYNC输出为高。当状态机上电复位后，场同步状态机进入h状态，每当行计数器h_cater=799时场行计数器v_cnter加1，当v_cnter=1时，状态机从h状态转移到i状态，当v_cnter=34时，状态机转移到j状态，当v_cnter=514时，状态机转移到h状态，此时场同步信号VSYNCS输出为低，其他状态输出为高。只有当行同步状态机在c状态且场同步状态机在j状态时，才能向RGB输入数据。5. EDID/DDC协议DDC 是显示器与电脑主机进行通信的一个总线标准，其全称是：DISPLAY DATA CHANNEL。它的基本功能就是将显示器的电子档案资料信息，诸如可接收行场频范围、生产厂商、生产日期、产品序列号、产品型号、标准显示模式及其参数、 所支持的DDC标准类别、EDID的版本信息等等。高版本的DDC标准总线还可以允许电脑主机直接调节显示器的基本参数，诸如亮度、对比度、行场幅度的大 小、行场中心位置、色温参数等等。 5.1 DDC总线标准类别：1） DDC1：单向传输，CLOCKED BY VSYNC，只传输128 BYTE EDID标准数据信息。2） DDC2B：单向传输（地址为：0xA0/A1），是一个简单的从存储器读取数据信息的标准I2C协议，其方向为从显示器到电脑主机。3） DDC2Bi：双向传输，I2C SLAVE MODE，传送图形信息（地址为：0x6E/6F，0x50/51）, 支持简单的ACCESS.BUS总线标准。4） DDC2B+：双向传输，点对点，不支持ACCESS.BUS，传输EDID/VDIF标准数据信息（地址为：0x6E/6F，0x50/51）。5） DDC2AB：双向传输，支持ACCESS.BUS，传输EDID/VDIF标准数据信息（地址为：0x6E/6F，0x50/51）。 5.2 EDID数据标准：EDID(Extended Display Identification Data Standard) 就是显示器通过DDC传输给电脑主机的标准数据信息，至今已发布到第三版本，即EDID Version 3，前面分别有EDID Version 1.0，Revision 0，EDID Version 1，Revision 1，EDID Version 2，Revision 0，EDID Version 2，Revision 1等版本。就数据信息量而分，EDID分为128 BYTE和256 BYTE，将来也许会有更多数据信息量的新版EDID公布。EDID 128个字节数据描述如下 0-7 ： 头信息 ，8个字节，由00 FF FF FF FF FF FF 00 组成 8-9：