VHDL语言EDA四人抢答器.doc

1 EDA技术简介在计算机技术的推动下，20世纪末，电子技术获得了飞速的发展，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。2 设计要求l、设计用于竞赛的四人抢答器，功能如下： (1) 有多路抢答器，台数为四，能显示抢答台号；(2) 具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；(3) 能显示超前抢答台号并显示犯规警报；2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁，同时铃声响，直至该路按键松开，显示牌显示该路抢答台号。3、用VHDL语言设计符合上述功能要求的四人抢答器，并用层次设计方法设计该电路。3 电路工作原理简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经译码器将数字显示在显示器上同时产生音响。主持人宣布开始抢答时，倒计时电路启动由20计到0，如有选手抢答，倒计时停止，如20秒后无人抢答，则会显示报警。4 设计思路 使用VHDL语言编写的四人抢答器设计，根据现有知识及翻阅资料，经过反复推敲，基本设计思路可分为以下两点：（1） 抢答鉴别锁存及显示模块 根据设计要求，首先要有清零开关clr，主持人开关en，四人抢答按钮a、b、c、d,并由一个LED数码显示管显示选手组别，为了实现当有选手抢答后锁存电路使其他选手无法抢答的功能，设置两个锁存信号tmp1、tmp2。按下清零开关（clr=1）,tmp1、tmp2=0，若主持人开关未开启（en=0），此时有人抢答，则tmp2=1，关闭抢答电路，并由数码显示管输出抢答组别，同时speaker报警；若主持人按下开关后（en=1），此时有人抢答，则tmp1=1，关闭抢答电路，并由数码显示管输出抢答组别。（2） 数码管倒计时，暂停及报警模块设计由两个数码管显示20秒抢答倒计时，在程序中，由8位二进制矢量数count控制，高四位表示十位，低四位表示个位，由给定的时钟信号clk高电平触发。按下清零开关（clr=1），数码管显示20（count=“00100000”），主持人按下开关后（en=1），开始20秒倒计时，当低四位为“0000”时，则赋值为9（“1001”），同时高四位表示的十位数自减1，当低四位不为0时则自减1，由此实现了20秒倒计时。为实现有人抢答则暂停计时以及20秒时间到停止计时并报警的功能，设置暂停锁存信号tmp3，按下清零开关（clr=1），tmp3=0，主持人按下开关后（en=1），开始20秒倒计时，当有人抢答，则tmp3=1，暂停倒计时，若一直无人抢答，当20秒倒计时结束（count=“00000000”）时，则tmp3=1，停止倒计时并由speaker报警。speaker报警可由脉冲信号clk0与（tmp3 or a or b or c or d)信号相与输出，从而实现选择性输出报警信号。5 仿真波形（一）有人抢答的仿真波形 由上图可知，clr=1，系统进入初始状态，即count=00100000，dps=0000；en=0时，若有人抢答（b=1），则speaker报警，且数码管显示组别（dps=0010）；en=1时，count开始20秒倒计时，在15秒时（count=00010101）有人抢答（a=1），倒计时暂停，数码管显示组别（dps=0001），且speaker报警。（二）无人抢答的仿真波形由上图可知，en=1,20秒时间到而无人抢答(count=00000000)，则speaker报警，按下清零开关（clr=1），重新开始20秒倒计时。六源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qdq is port(clr,clk,clk0,en,a,b,c,d:in std_logic; dps:out std_logic_vector(3 downto 0); count:out std_logic_vector(7 downto 0); speaker:out std_logic);end;architecture one of qdq issignal dps1:std_logic_vector(3 downto 0);signal count1:std_logic_vector(7 downto 0);signal tmp1,tmp2,tmp3:std_logic;beginp1:process(clr,en,tmp1,tmp2)beginif clr=1 then tmp1=0;tmp2=0;dps1=0000;elsif en=1 then if tmp1=0 then if a=1 then tmp1=1;dps1=0001; end if; if b=1 then tmp1=1;dps1=0010; end if; if c=1 then tmp1=1;dps1=0011; end if; if d=1 then tmp1=1;dps1=0100; end if; end if;elsif en=0 then if tmp2=0 then if a=1 then tmp2=1;dps1=0001; end if; if b=1 then tmp2=1;dps1=0010; end if; if c=1 then tmp2=1;dps1=0011; end if; if d=1 then tmp2=1;dps1=0100; end if; end if;end if;end process;p2:process(clr,clk,tmp1,tmp3)begin if clkevent and clk=1 then if clr=1 then count1=00100000;tmp3=0; elsif en=1 and tmp1=0 and tmp3=0 then if count1=00000000 then tmp3=1; elsif count1(3 downto 0)=0000 then count1(3 downto 0)=1001; count1(7 downto 4)=count1(7 downto 4)-1; else count1(3 downto 0)=count1(3 downto 0)-1; end if; end if; end if;end process;count=count1;dps=dps1;speaker=(tmp3 or a or b or c or d) and clk0);end;7 设计心得体会在课程设计的这段时间里，我的收获还是很多的，不但进一步掌握了数字电子技术的基础知识及一门专业仿真软件的基本操作，还提高了自己的设计能力和动手能力，同时对于智能抢答器的设计来了个系统的总结。更多的是让我清楚的认识到，凡事都需要足够的耐心，实践是检验学习成效的唯一标准。理论知识的不足在这次课程设计中表现的极为明显，这将有助于我今后更努力的学习，端正自己的学习态度，从而也提高了我的综合能力，使我在各方面都得到了锻炼。非常感谢我们的指导老师XX老师给予的悉心指导，使我们这次的课程设计任务圆满完成。通过这次对抢答器的设计与实践，让我了解了关于抢答器设计的基本原理与设计理念，进一步加深了对EDA程序设计的了解，让我对它有了更加浓厚的兴趣。特别是当每一个模块编译调试成功时，兴奋之情溢于言表。通过这次课程设计我懂得了理论与实践相结合的重要性，从理论中反复琢磨得出的真知才能真正为社会服务，从而提高