电子线路信号完整性设计与EDA防真技术.doc

电子线路信号完整性设计与EDA防真技术王峰，徐宁，李福林信息工程大学电子技术学院研究所，郑州4500041引言随着电子技术的发展，深亚微米工艺在IC设计中得到了广泛使用，使得芯片的集成规模变得更大，IC芯片朝着大规模、小体积、高速度的方向飞速发展。从电子行业的发展来看，70年代，先后出现了大功率晶体管和功率场效应晶体管(Power Mosfet)，导致集成电路(IC)与微处理器(Microprocessor)为代表的微电子技术的突飞猛进。80年代，出现了另一个功率器件绝缘栅双极晶闸管(IGBT)。IGBT操作方便且可控制很大的电流及很高的电压，接着开发的是场控晶闸管(MCT)。90年代，主要是研究Silicon(硅)和SiC(碳化硅)等半导体材料。近几年，电路集成、系统集成及其封装等工作已经成为电子技术的研发重点。 与此同时，电子产品的功能越来越强大，电子线路也越来越复杂，在电子线路设计中，芯片体积减小、集成化程度提高导致了电路的布局布线难度变大，而同时信号的频率还在提高，从而使得电子线路设计难度越来越大。在这种情况下，电子线路的设计必须考虑到信号的完整性，以及电路的仿真技术等问题。 2电子线路的信号完整性设计 处理高速数字系统的振铃和串扰问题一直是一个令人头疼的问题，特别是在今天，越来越多的芯片工作在300MHz的频率以上，信号的边沿越来越陡，这些高速器件性能的增加也给电子线路设计带来了困难。同时，高速系统的体积不断减小使得印制板的密度迅速提高。这样，信号完整性问题就成为电子线路设计中越来越值得注意的问题，这个问题解决的好坏与否直接影响产品性能，这已是毋庸置疑的。 信号完整性(Signal In-tegrity，简称SI)是指信号未受到损伤的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性。差的信号完整性不是由某一单一因素导致的，而是电子线路设计中多种因素共同引起的。主要的信号完整性问题包括反射(reflec-tion)、上冲(overshoot)和下冲(undershoot)、振铃(ringing)和环绕振荡(rounding)、地平面反弹噪声(ground bounce)、串扰(crosstalk)、电磁干扰(EMI)和电磁兼容(EMC)等。表2-1列出了电子线路中常见的信号完整性问题与可能引起该信号完整性的原因，并给出了相应的解决方案。目前，在电子线路设计中，还采用以下方法进一步解决信号完整性问题:表 2-1 常见信号完整性问题及解决方法 控制同步切换输出数量，控制各单元的最大边沿速率(dI/dt和dV/dt)，从而得到最低且可接受的边沿速率;为高输出功能块(如时钟驱动器)选择差分信号;在传输线上端接无源元件(如电阻、电容等)，以实现传输线与负载间的阻抗匹配。端接策略的选择应该是对增加元件数目、开关速度和功耗的折中，且端接串联电阻(R或RC)电路应尽量靠近激励端或接收端。合理布局，根据信号电流流向，进行合理的布局，可减小信号间的干扰。如果布线空间允许的话，增加线与线之间的间距;走线时,减少并行线长度,可以以jog方式布线(如图2-1)。图 2-1 jog走线方式 PCB叠层设计，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。电磁兼容优化设计，使之能成为符合各国或地区电磁兼容性EMC标准。电磁兼容设计主要是对电流谐波的抑制、对振铃电压的抑制、对传导干扰信号的抑制、对辐射干扰电压的抑制、对高压静电的消除等方法。另外，采用基于信号完整性分析的一体化设计流程（图2-2）解决信号完整性问题，其主要思想是利用仿真技术，在电子线路设计早期尽可能地解决信号完整性问题，提出满足信号完整性要求、时序要求、EMC/EMI要求，并满足加工制造与测试条件的总体方案和设计准则，最大限度地降低产品成本，提高研发速度。图 2-2 基于信号完整性分析的一体化流程 3基于IBIS模型的EDA仿真技术随着计算机技术和集成电路技术的发展，电子线路设计已经步入了EDA（Electronic Design Automation）的时代，采用虚拟仿真的手段对电子线路进行调试，已成为一种发展的必然趋势。目前，仿真技术主要有SPICE仿真和IBIS (I/O Buffer Information Specification)仿真等。本文只介绍IBIS仿真。3.1 IBIS模型的概况IBIS模型是一种基于V/I曲线对I/O buffer快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准。它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数以及驱动器、接收器的行为描述，但不包含器件内核的结构、工艺和性能等信息，从而有效保护了IC开发商的知识产权。因此与SPICE模型相比，IBIS模型比较容易从器件生产厂家获得;同时IBIS仿真具有很高的精度，而且其仿真速度比SPICE仿真速速快25倍左右。 按器件引脚输入、输出性质的不同，IBIS模型中所包含的要素也不同。主要有两种，即输出引脚和输入引脚模型，图3-1描述的是输出引脚的模型。模块1表示自器件Pad到Pin的寄生参数，其中C_comp表示由输出Pad、钳位二极管引起的输出电容，L_pkg、R_pkg以及C_pkg表示由绑定引线和Pin引起的电感、电阻和电容。模块2表示器件内部的ESD保护二极管或钳位二极管，模块3表示开关管的开关动态特性，在模型文件中用dV/dt表示，决定信号的沿速率。模块4和模块5分别表示下拉开关管和上拉开关管，用模型文件中的V/I曲线表示。图3-2描述的是输入引脚的IBIS模型，它只包含模块1和模块2。图 3-1 输出引脚下的IBIS模型 图 3-2 输入引脚的IBIS模型 3.2 IBIS模型的仿真设计过程IBIS提供两条完整的V/I曲线，分别代表驱动器为高电平和低电平状态，以及在确定转换速度下状态转换的曲线。V/I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。同时，IBIS模型不但含有每个引脚的寄生参数，如封装寄生电感、电容和电阻，而且有表示信号沿速率的dV/dt和端口特征的V/I曲线，所以IBIS仿真具有精度高、仿真速度快的特点，被现在的EDA软件广泛采用如Mentor和Cadence等。(1)选择器件和模型电子线路设计中，器件的选择非常重要，主器件与各外围器件之间的匹配情况将直接影响到系统功能的实现，这样，我们先利用仿真工具进行仿真，掌握主器件与各外围器件之间的匹配情况，在设计真正开始之前就可以将最匹配的器件选中，从而在设计早期就将信号完整性问题加以控制。 模型的正确与否将直接影响到仿真结果，因此必须保证元器件的模型参数能正确反应仿真的规定条件，如频率、电平等。(2)确认仿真分析的信号对于电子线路设计来说，不要求所有的信号都要做信号完整性分析，因为有些信号属于低速信号且对信号的要求不太严格。这时只对要求严格的信号进行仿真即可，节约研发时间。(3)确定仿真参数和分析方式仿真参数，是指驱动源的开关速度、布线最大/最小允许长度、传输线阻抗、阻抗容限及PCB参数等。在仿真前，定义好各种仿真参数是很重要的，因为仿真参数的准确度将直接影响到仿真结果的可信度。同时，分析方式的选用也要谨慎考虑，设计后的信号反射及串扰往往能反映实际走线的真实情况。而对于约束条件，一定要根据逻辑电平要求和器件本身的参数去确定，可通过元器件的电气参数、规格书等来确认合理的值。(4)进行仿真分析当所有条件和参数设定好后，即可开始进行仿真计算了。由于信号多且计算量大，因此，最好先找一些最极端的条件来仿真，如最短、最大的长度等。这样可及时发现问题，并做出修改。(5)分析输出结果输出结果有报表和波形两种方式，通常是先看报表，如果发现可疑和超出范围的报告数据，再看波形分析原因。预走线分析的结果通常是用于产生约束条件，而走线后分析的结果则是验证真实的设计能否满足所规定的约束条件。一旦发现数据超出范围，应该找出解决方法，并再次仿真。当分析完成后，就可将获得的约束条件等电气规则保存下来应用到类似的电子线路设计中。按照以上的仿真设计过程，设计人员就可基本解决电子线路设计中出现的信号完整性问题，从而提高产品的性能和缩短研发周期。 4结束语电子线路设计在电子工程、信息工程和自动控制领域都有广泛的应用，然而其设计方法和相关标准还很不完善。基于此，本文主要就电子线路设计中的信号完整性问题进行了探讨，并详细说明了当前流行的EDA仿