计算机组成原理答案版.doc

学院 专业 年级 任课教师 学号 姓名 性别 座位号 学院 专业 年级 任课教师 学号 姓名 性别 座位号 湖南师范大学2012 2013 学年第 一 学期 信息与计算科学 专业 二 年级期末/补考/重修课程 计算机组成原理 考核试题 出卷人：范 奇课程代码：010101 考核方式: 开闭结合 考试时量：120 分钟 试卷类型：A/B/C/D 题 号一二三四五六七八总分合分人复查人应得分100得分评卷人复查人一、选择题（每题2分，共30分）得分评卷人复查人 1计算机中一个字节B表示_B_位。 A 4位 B 8位 C 16位 D 32位220世纪70年代中期，在现代工业中，没有开始利用计算机的是_D_。 A 产品的辅助设计 B 产品的模拟样机 C 产品制造系统 D产品的销售模式3总线通信控制主要不包括下列哪种方式？( D ) A 同步通信 B 半同步通信 C 分离式通信 D 组合式通信4存储器的存储周期为500ns，每个存取周期可访问16为，则它的带宽为_B_M位/s。 A 16 B 32 C 64 D 8某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-315 在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位、7个数据位、1个奇校验位、1个终止位，其波特率为_B_波特A 1000 B 1200 C 1400 D 1600学院 专业 年级 任课教师 学号 姓名 性别 座位号 6 欲检测二进制代码9位，应添加_C_位检测位？A 2 B 3 C 4 D 57 在机器数_BC_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码88位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是_A_。 第 1 页 共 6 页 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1289某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_D_。A 8， 512 B 512， 8 C 18， 8 D 19， 810.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每 秒_A_次中断请求。AN / （NX + Y） B. N / （X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y11条纹码阅读器属于_C_。A 外存 B 内存 C I/O设备 D 辅存 12已知接收的汉明码（按配偶原则配置）为1100001，其第_B_位出错？A 3 B 4 C 5 D 6 13在机器数字长为8位（含1位符号位），补码表示10000000其真值为_A_。 A 128 B 127 C 1 D 0 14只能对存储的内容读出而不能写入的为_A_。 A ROM B PROM C EPROM D EEPOM15Cache容量为2K字，块长为4。则Cache可装入_B_数据块。 A 256 B 512 C 1024 D 9二、填空题（每题1分，共10分） 1 按系统总线传输信息的不同，可分为：数据总线、_地址总线_、控制总线。2 异步通信科分为：不互锁、半互锁和_全互锁_。3 按配奇原则1100101的汉明码位_11101001101_。4 地址映射机构是将CPU送来的主存地址转换为_Cache地址_。5将1100，使用生成多项式G（x）=1011得到的CRC编码为_1100010_。6I/O设备与主机交换信息时，共有5种控制方式：程序查询方式、程序中断方式、_DMA方式_、I/O通道方式、I/O处理机方式。7一次中断处理过程简单的归纳为：中断请求、中断判优、_中断响应_、中断服务和中断返回5个阶段。8已知A=1001，B=0101，A+B补=_1,0010_。9已知x=0.1001，y=+0.1101，x/y补=_1.0101_。10存储器的技术指标有：存储容量、存储时间、存储周期、_存储器带宽_。得分评卷人复查人三、判断题 （每题1分，共10分） 第 2 页 共 6 页 学院 专业 年级 任课教师 学号 姓名 性别 座位号 1通信总线的类别按传输方式可分为：串行通信和并行通信。 （） 2存储器的缓存主存层次主要解决了存CPU和主存速度不匹配的问题。 （） 3写周期是对芯片进行一次写操作的时间。（是对芯片进行两次写操作的最小时间间隔） （） 4刷新的此过程实质是先将原信息读出，再由刷新放大器形成原信息并重新写入的再生过程。 （） 5对于一个由6个盘面组成的磁盘存储区，某个文件长度超过一个磁道的容量，应该将它记录在同一个存储面上。(应记录在同一个柱面上) （） 6若x补y补，则xy。（若x0，此时xy） （） 7统一编址就是将I/O地址看做是存储器地址的一部分。 （） 8外设就是I/O设备。 （） 9周期挪用的方法比较适合于I/O设备的读/写周期小于主存周期的情况。（应为大于） （） 10x补 y补=x补+y补 （） 得分评卷人复查人四、简答题(每题5分，共15分 ) 1按冯诺依曼计算机的特点和计算机中数据流的流向在下图中填入计算机硬件系统的基本部件名称。A控制器B输入设备C存储器 E运算器 2 假设总线的始终频率为120MHz，总线的传输周期为4个始终周期，总线宽度为32位，若想提高一倍的数据传输率，可采取什么措施？ 答： 若想提高一倍的传输率，可以再不改变总线时钟频率的前提下，将数据线的宽度改为64位，也可以仍保持数据宽度32位，但使总线的时钟频率增加到240MHz。3一个DMA接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量为500个字节。若存取周期为100ns，没处理一次中断需5微秒，现有的字符传输设备的传输率为9600bps。假设字符之间的传输是无间隙的，且忽略预处理时间。试就此情况比较程序中断方式与DMA方式谁更优越。 第 3 页 共 6 页答：根据字符设备的传输率为9600bps，则每秒能传输9600/8=1200B。若采用DMA方式，传送6000个字符共需6000个存取周期，考虑到没传500个字符需中断处理一次，因此DMA方式每秒因数据传输占用处理器的时间为：0.1*6000+5*（6000/500）=660微秒。若采用中断方式，没传送一个字符要申请一次中断请求，每秒因数据传输占用处理器的时间为：5*6000=30000微秒。由上可得此情况下DMA方式优于程序中断方式。 4计算机中指令和数据同以二进制数存储于内存中，计算机室如何从时间和空间上区分它们是指令还是数据的。 答：时间上讲：取指令发生在“取指周期”，取数据发生在“执行周期”。 空间上讲：从内存读出的指令流向控制器（指令寄存器），从内存读出的数据流向运算器（通用寄存器）。得分评卷人复查人五、计算题（每题10分，共20分） 1设计某机主存容量为32MB，Cache的容量为8KB。每字块有8个字，每字32位。设计一个四路组相连映射的Cache组织。 （1）、求主存地址字段中各段的位数。 （2）、设Cache初态为空，CPU依次从主存第0、1、2、.99号单元读出100个字（主存依次读出一个字），并重复此程序读10次，求命中率为多少。D输出设备 （3）、若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度提高多少倍？ （4）系统效率为多少？ 答：（1）根据没个字块有8个字，每个字32 位，得出主存地址字段中字块内地址字段5位，根据Cache容量为8KB=213B,字块大小为25B，得Cache共有28块，故组地址为82=6位。根据主存容量为32MB=225B，得出主存地址字段中主存字块标记为25-6-5=14位。 （2）由于每个字块中有8个字，而且初态Cache为空，因此读第0好单元时，没命中，必须访问主存，同时将改字所在的主块调入Cache的第0组中的任一块内，接着CPU读17号单元时均未命中。同理，CPU读第8,16.96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，二后9循环读100个字全部命中，命中率为（100*1013）/（100*10）=0.987。 （3）根据题意，设主存存取周期为6t，Cache的存取周期为他，没有Cache的访问时间为6t*1000，有Cache的访问时间为t*（100013）+6t*13，则有Cache和没Cache相比，速度提高的倍速为：(6t*1000)/（t(100013)+6t*13）1=4.63。 （4）根据求得的命中率0.987，主存的存取周期为6t，Cache的存取为t的系统效率为：t/(0.987t+(10.987)*6t)*100%=93.9%。 第 4 页 共 6 页 学院 专业 年级 任课教师 学号 姓名 性别 座位号 2 已知x补=1.0101，y补=0.0011，用Booth算法求xy补。解： x补=0.1011部分积乘数 yn附加位yn+1 说 明 00.0000+ 00.101100011 0初值为0ynyn+1=10,部分积加x补 00.1011 00.0101 00.0010+ 11.01011000111000 11右移1位ynyn+1=11，部分积右移1位ynyn+1=01，部分积加x补 11.0111 11.1011 11.1101 111110011110 0 0右移1位ynyn+1=00，部分积右移1位 11.11101111最后一步移位 故最后结果为：1.11101111 得分评卷人复查人六、设计题（每题10分，共10分） 1 设CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74318译码器和各种门电路，如图所示。请设计CPU与存储器的连接图，要求如下：（1） 主存地址空间分配： 6000H67FFH为系统程序区。 6800H6BFFH为用户程序区。（2） 合理选用上述存储芯片，说明各选几片并简要画出CPU与存储芯片的连接图。 第 5 页 共 6 页 74318译码器 解：第一步，先将十六进制地址范围写成二进制地址码，并确定其总容量。 A15 A12 A11A8A7A4A3A0 0110 0000 0000 0000 0110 0111 1111 1111 求得系统程序区2K*8位 0110 1000 0000 0000 0110 1011 1111 1111 求得用户程序区1K*8位第二步，根据地址范围的容量以及该范围在计算机系统中的作用，选择芯片。 根据6000H67FFH为系统程序区的