微机原理习题答案.doc

第1章习题1 答：根据电子计算机所采用的物理器件的发展，一般把电子计算机的发展分为四代：电子管计算机时代、晶体管计算机时代、集成电路计算机时代、大规模集成电路计算机时代。当前广泛应用的计算机采用的是第四代的技术，即大规模集成电路技术。2 答：微型计算机的发展是以微处理器的发展为表征的，以微处理器为中心的微型机是电子计算机的第四代产品。3 答：计算机硬件指的是构成计算机的所有物理部件的集合。计算机硬件包括控制器、运算器、存储器、输入设备和输出设备。 计算机软件指的是各类程序和文档资料的总和。包括系统软件和应用软件。4 答：计算机硬件由控制器、运算器、存储器、输入设备和输出设备组成。控制器是计算机的控制中枢，发布各种操作命令和控制信息，控制各部件协调工作。运算器是对信息和数据进行处理和运算的部件，可进行算是运算和逻辑运算。存储器用来存放程序和数据，是计算机各种信息存储和交换的场所。存储器可与运算器、控制器及输入输出设备交换信息。输入设备用来输入原始数据和程序等信息。输出设备用来输出计算结果和各种有用信息。5 答：计算机软件包括系统软件和应用软件。系统软件的作用是管理、调度、监控、维护计算机。包括操作系统、各种程序设计语言处理程序、监控程序、调试程序和震断程序。应用软件是为了解决一些具体问题而编制的程序。一类是由软件公司和计算机公司开发的通用软件、实用软件，另一类是用户为解决各种实际问题而开发的用户程序。6 答：冯诺依曼结构的计算机的特点有：计算机由运算器、控制器、存储器、输入设备、输出设备五大部件构成；采用存储程序的方式，将程序和数据存放在同一存储器中；采用二进制码表示数据和指令；指令由操作码和地址码组成；以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。7 答：微型机可按微处理器的位数分类或按照组装形式和系统规模分类。按微处理器的位数把分为8位机、16位机、32位机和64位机；按组装形式和系统规模把微型机分为单片机、单板机和个人计算机。 计算机可按信息的表示形式和处理方式分类、按用途分类或按计算机的规模分类。按信息的表示形式和处理方式分类，计算机分为数字计算机、模拟计算机和数字模拟混合计算机；按用途分类，计算机分为通用计算机和专用计算机；按计算机的规模分类，计算机分为巨型机、大型机、中型机、小型机和微型机8 答：计算机的应用有科学计算、数据处理、过程控制、计算机辅助设计/计算机辅助制造、人工智能、信息通信等方面的应用。9 答：微处理器就是将运算部件、控制部件、寄存器组和内部总线集成在一块硅片上形成的一个独立的部件。微型计算机就是在微处理器的基础上，配上存储器、外设接口电路和系统总线构成的整体微型计算机系统是在微型计算机的基础上，配上外部设备、软件系统和电源后，所构成的独立工作的完整的计算机系统。10 答：计算机能够直接识别的语言是机器语言。汇编语言编写的程序，机器不能识别，如果需要在计算机上运行汇编语言程序，必须先转换为机器语言才能运行，转换工作由一个被称为汇编程序的软件来完成。高级语言编写的程序，机器同样不能识别，也必须通过编译程序进行转换，转换为机器语言才能运行。11 答：计算机系统层次分为实际机器层、操作系统虚拟机层、汇编语言虚拟机层和高级语言虚拟机层四个层次。 高级语言虚拟机层，把高级语言程序翻译成汇编语言程序或中间语言程序，然后在汇编语言虚拟机上运行；汇编语言虚拟机层，把汇编语言程序翻译成机器语言程序，然后在操作系统提供的环境下运行；操作系统虚拟机层，用机器语言执行操作系统的功能；实际机器层，直接由硬件执行机器语言。12 答：总线是把各功能部件连接在一起，完成信息传送的一组公共传输线。微处理器RAMROMI/O接口I/O接口ABDBCB 系统总线按照传输信息的类别分为地址总线、数据总线和控制总线。13 解答：14 答：微型计算机的典型配置包括主板、I/O接口卡和电源机箱的主机部分及键盘、鼠标、显示器、软盘驱动器、硬盘驱动器、光盘驱动器和打印机等外设部分。15 答：微型计算机的工作过程就是指行程序的过程，程序是指令的序列，指行程序就是逐条取出指令、对指令进行分析、然后完成该指令规定的操作，即微型计算机的工作过程概括为：取指令分析指令指行指令。16 答：计算机的性能包括：基本字长、内存容量、运算速度、性能价格比、外设配置、软件配置。第二章习题1 解答：73.5=111.4Q=1001001.1B64=100Q=1000000B725.9375=1325.74Q=1011010101.1111B25.34=31.2Q=11001.01B对于73.5，整数部分和小数部分分别计算。则结果为73.5=10010001.1B2 解答：101.10011B=1*+0*+1*+1*+1*+1*=4+1+0.5+0.0625+0.03125=5.59375D22.2Q=2*+2*+2*=16+2+0.25=18.25D1AD.4H=1*+10*+13*+4*=256+160+13+0.25=429.25D3 解答：101.111+11.011=1001.0101001.10-110.01=11.01101.01*11.01=10001.00011011101111101=11100.110114 解答：0.1010原码为0.1010反码为0.1010补码为0.1010-0原码为10000反码为11111补码为00000-0.1010原码为1.1010反码为1.0101补码为1.01100.1111原码为0.1111反码为0.1111 补码为0.1111-0.0100原码为1.0100 反码为1.1011 补码为1.11005 解答：0.10100补码为0.101001.10111 补码为1.010011.10110 补码为1.010106 解答：0.1110 真值为0.11101.1100 真值为-0.01000.0001 真值为0.00011.1111 真值为-0.00011.0001 真值为-0.11117 解答：8位无符号数的最小值为00000000B，原码的最小值为11111111B，反码最小值为10000000B，补码的最小值为10000000B。8 解答：X补0.0110，Y补1.1011，X/2补0.0011，2X补0.1100，Y/2补1.1101，2Y补1.01109 解答：变补就是连同符号位一起按位求反X补01010110，则X补10101010X补10111001，则X补01000111X补11100011，则X补00011101X补00010111，则X补1110100110 解答：17D=(00010111)BCD10011001BCD=(99)D01001101B=(01110111)BCD01101000BCD=(01000100)B11 解答：X补=000101，Y补=000111，则X补+Y补=001100，符号位为00，无溢出X补=001101，Y补=111110，则X补+Y补=001011，符号位为00，无溢出X补=111010，Y补=001011，则X补+Y补=000101，符号位为00，无溢出X补=110011，Y补=111001，则X补+Y补=101100，符号位为10，即超过了负数的表示范围，下溢出12 解答：定点原码整数表示时，最大正数为0111 1111 1111 1111B=32767，最小负数为1000 0000 0000 0000B=-32768定点原码小数表示时，最大正数为0111 1111 1111 1111B=0.999969482421875，最小复数为1000 0000 0000 0001B=-0.000030517578125浮点原码表示时，最大浮点数为0 11111 0 111111111B=231*1023D，最小浮点数为1 11111 1 000000001B=-1*2-3113 解答：D的ASCII码为44H01000100B，H的ASCII码为48H01001000B，3的ASCII码为33H00110011B，9的ASCII码为39H=00111001B，a的ASCII码为61H01100001B，f的ASCII码为66H01100110B。14 答：汉字输入码的作用是完成汉字的键盘输入，汉字内码的作用是完成汉字在计算机内的存储、交换、检索等处理，汉字字型码的作用是完成汉字的输出。15 答：校验位是1，校验码是01010101校验位是0，校验码是00110011016 答：采用13位的生成表达式，需要12位校验位。校验位放在信息码的后面。17 解答：生成表达式为：校验位计算： 1011 0100 0000 1001 1011 0100 0000 1000 1011 0110 0000 110CRC码为：100101110无错，则用100101110除生成表达式1011的结果余0。如果出错，则余数不为0。第三章习题1 解答：X补=00.11001，Y补=11.01001，则X补+Y补=00.00010，无溢出X补=00.10010，Y补=00.11000，则X补+Y补=01.01010，符号位为01，上溢出X补=11.01110，Y补=11.10110，则X补+Y补=11.00100，无溢出2 解答：X减Y使用X+(-Y)的方法X补=11.10001，-Y补=11.11011，则X补+-Y补=11.01100，无溢出X补=00.11011，-Y补=00.10010，则X补+-Y补=01.01101，符号位为01，上溢出X补=11.10101，-Y补=00.10110，则X补+-Y补=00.01011，无溢出3 解答：实现补码运算时，“XF”信号有效，把X通过门A送入加法器F的一端；“F”信号有效，把Y的补码通过门B送入加法器F的另一端；在加法器F中进行X的运算；“FX”信号有效，把结果通过门C送入X。从而得到运算结果。4 解答：在进行原码一位乘时，符号位单独处理，数据位单独运算。X=0.1101，Y=-0.1011，运算时数据0.11010.1011高位部分积乘数/低位部分积说明AC 00000 Y01011;开始+ 01101;乘数最低位为1，加被乘数X 01101 00110 1 Y0101;右移部分积，乘数最低位为1，加被乘数X+ 01101 10011 01001 11 Y010;右移部分积，乘数最低位为0，不加被乘数X 00100 111 Y01;右移部分积，乘数最低位为1，加被乘数X+ 01101 10001 01000 1111 Y0;右移部分积符号位SX=0（正），SY=1（负），则结果的符号位为S=SXSY=1，即结果为负所以结果为：XY=0.10001111BX=-0.1001，Y=-0.1010，运算时数据0.10010.1010高位部分积乘数/低位部分积说明AC 00000 Y01010;开始,乘数最低位为0，不加被乘数X 00000 0 Y0101;右移部分积，乘数最低位为1，加被乘数X+ 01001 01001 00100 10 Y010;右移部分积，乘数最低位为0，不加被乘数X 00010 010 Y01;右移部分积，乘数最低位为1，加被乘数X+ 01001 01011 00101 1010 Y0;右移部分积符号位SX=1（负），SY=1（负），则结果的符号位为S=SXSY=0，即结果为正所以结果为：XY=0.01011010B5 解答：在进行原码一位除时，符号位单独处理，数据位单独运算。X=-0.10110，Y=0.11111，运算时0.10110/0.11111X补=00.10110，Y补00.11111，-Y补=11.00001被除数/部分余数A 商C说明00.1011000000 11.00001;-Y 11.10111;SA=1,AB,商1 00.11010 2r1000|1_;左移 11.00001;-Y 11.11011000|10; SA=1,AB,商1 01.01010 2r30|101_;左移 11.00001;-Y 00.01011 r40|1011; SA=0,AB,商1 00.10110 2r4|1011_;左移 11.00001;-Y 11.10111|10110; SA=1,AB,商0 00.11111;恢复余数 00.10110符号位SX=1（负），SY=0（正），则结果的符号位为S=SXSY=1，即结果为负所以结果为：XY=0.10110B，余数为0.101102-5X=-0.01110，Y=-0.10101，运算时0.01110/0.10101X补=00.01110，Y补00.10101，-Y补=11.01011被除数/部分余数A 商C说明00.0111000000 11.01011;-Y 11.11001;SA=1,AB,商1 00.01110 2r1000|1_;左移 11.01011;-Y 11.11001000|10; SA=1,AB,商1 01.01110 2r30|101_;左移 11.01011;-Y 11.11001 0|1010; SA=1,AB,商1符号位SX=1（负），SY=1（负），则结果的符号位为S=SXSY=0，即结果为正所以结果为：XY=0.10101B，余数为0. 001112-56 答：运算器主要由算术逻辑运算单元ALU、锁存器、寄存器、内部总线和控制电路等构成。运算器的核心部件是算术逻辑运算单元ALU。7 答：控制器的作用是控制程序的执行，包括如下功能：取指令：根据程序入口地址，从存储器中取出一条指令，并指出下条指令的地址。取出的指令送指令寄存器，以便分析运行该指令；分析指令：对读取到指令寄存器中的指令进行分析（译码），指出该指令要完成的操作，并产生相应的操作控制命令。如果参与操作的数据在存储器中，还要形成操作数地址；执行指令：根据分析指令产生的控制命令和操作数地址，形成相应的操作控制信号序列，通过控制运算器、存储器、输入/输出设备的执行，实现每条指令的功能；控制程序和数据的输入与结果的输出：根据程序的安排并通过人的干预，在适当的时候向输入/输出设备发出一些相应的命令来完成输入/输出操作，通过执行程序来完成；对异常情况和某些请求的处理：当机器出现某些异常情况或某些外来请求时，进行相应的处理。8 答：指令的执行需要3步完成：取指令操作码并译码、取操作数、读写操作数。下面以写存储器为例说明：取指令操作码：将程序计数器PC的内容送存储器的地址寄存器AR程序计数器PC内容加1，为取下条指令做准备地址寄存器AR内容送总线，发读信号给存储器，读出指令操作码送指令寄存器IR指令译码器ID对取出指令的操作码进行译码，发出对应操作控制信号；取操作数地址：如果指令需要对存储器操作，则操作码后为操作数地址。将程序计数器PC内容（地址）送地址寄存器ARPC内容加1，执行下条指令地址将AR的内容送到地址线，发读存储器命令，读出的数据送数据寄存器DR数据寄存器DR的内容送AR；写操作数：将寄存器AL的内容存入操作数地址单元。将寄存器AL的内容送DR将AR的内容送到地址线上将DR的内容送到数据线上发存储器写信号，将数据线上的数据写入所选存储单元。9 答：程序计数器PC又称为指令计数器IP，是用来存放下条指令地址的寄存器，具有自动增量的功能。当取出指令后，应确定下条指令的地址，以保证程序的连续执行；在程序开始执行时，必须将程序的入口地址送入PC。程序运行时，CPU自动修改PC的值。10 答：控制器的组成形式有两种：组合逻辑控制器和微程序控制器。两者的主要差别是控制信号形成部件不同。组合逻辑控制器由门电路等组合逻辑形成控制信号，微程序控制器则采用控制存储器存放控制信号。11 （略）12 答：控制存储器的作用是存储微程序，即存放控制命令与下条微指令的地址。与主存储器的区别是：主存储器用来存放程序和数据，主存储器的程序指令由控制存储器来解释执行。13 答：指令是为了用户意图的体现，是相对宏观的，完成数据在CPU、存储器、接口之间的传送；微指令是为了完成指令的意图而向各功能部件发出的控制信号的组合，微指令是把同时发出的控制信号的有关信息汇集起来而形成的。 程序是为了完成某功能的指令的集合，微程序是微指令系列的集合。一个微程序段对应一条指令，即一条指令的实现靠微程序的执行而实现。14 答：微程序控制是将每条指令的执行，分割成若干微操作序列并编制成一小段微程序。执行指令的过程就是执行对应微程序的过程。运行过程包括：从控制存储器中取出一条“取机器指令”用的微指令，送微指令寄存器。“取机器指令”是一条公用的微指令，一般存放在控制存储器的0号或1号单元。执行该指令，从主存储器中读出一条机器指令，送指令寄存器IR；机器指令操作码经微地址形成电路形成该指令对应的微程序入口地址，送微地址寄存器；从控制存储器中逐条取出微指令，送微指令寄存器。每条微指令提供一个微命令序列，控制有关操作。执行完一条微指令，再由地址字段指出下条微指令的地址，以便继续取出下条微指令执行；执行完对应一条机器指令的一段微程序后，返回到第步继续执行。第四章习题1 答：CPU的组成包括两大部分：运算器和控制器。运算器由算术逻辑单元ALU、累加器AC、数据寄存器DR、状态寄存器等组成；控制器由程序计数器PC、指令寄存器IR、指令译码器ID、地址寄存器AR、时序产生电路和操作控制电路组成。 CPU从编程结构上分为两大部分：总线接口部件BIU和执行部件EU。总线接口部件BIU包括：4个段地址寄存器、指令指针寄存器IP、地址加法器、指令队列、总线控制逻辑；执行部件EU包括：4个16位的通用寄存器、1个16位的标志寄存器、算术逻辑单元ALU、EU控制电路。2 答：总线接口部件BIU的功能是负责CPU与存储器、I/O接口之间的数据传送。即从内存单元或者外设端口中读取程序或数据，传送给执行部件EU，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。3 答：执行部件EU的功能是负责指令的执行。执行指令时，执行部件从总线接口部件的指令队列中取出指令，由控制器单元内部的指令译码器进行译码，并向各部件发出相应的控制信号，完成指令的功能。即EU对数据进行运算和处理，并控制BIU部件进行数据交换。4 答：标志寄存器设置了9位标志位：OF、DF、IF、TF、SF、ZF、AF、PF、CF。按功能分为两大类：状态标志（SF、ZF、PF、CF、AF、OF）和控制标志（DF、IF、TF）。状态标志反映当前操作后算术逻辑单元ALU的状态，可通过测试这些标志来确定后面的操作。这些标志一般用于条件转移、条件调用等指令的判断条件。控制标志是由程序设置的，对某种特定的功能起作用。5 答：8086的存储器是分段使用的，程序和数据在内存中分段存储，需要由段寄存器指示位置。在编程时，程序通常可分为代码段、数据段、堆栈段、附加数据段，其中CS存放代码段地址、DS存放数据段地址、SS存放堆栈段地址、ES存放附加数据段地址。6 解答：物理地址(CS)16偏移量12000H0FF00H21F00H。 指向该物理地址的CS值和IP值不是唯一的。如（CS）1300H、（IP）0EF00H，（CS）1210H、（IP）0FE00H等时，都可以得到21F00H这一物理地址。7 答：CPU启动时，由复位电路向RESET管脚发出复位信号，要求复位信号维持4个时钟周期的高电平，初次加电则要求复位信号维持不小于50uS的高电平。复位后，CPU的状态为：（CS）=0FFFFH，其他寄存器清零；指令队列空；标志寄存器清零；总线置成无效状态。由于（CS）0FFFFH，（IP）0000H，则第一条指令的物理地址为0FFFF0H，计算机从该地址开始执行。8 答：因为8086共有20位地址线，则可以访问的存储器空间最大为2201MB。 而8086的寄存器都是16位的，不能直接给出20位地址，BIU中的地址加法器就是利用16位的寄存器内容计算得到20位物理地址的部件。20位的物理地址通过段寄存器内容乘上16后再加16位的偏移量得到。9 答：为读信号，CPU输出的信号，低电平有效，当输出低电平时，指示CPU正在执行对内存或外设端口的读操作。为写信号，CPU输出的信号，低电平有效，当输出低电平时，指示CPU正在执行对内存或外设端口的写操作。M/为存储器/输入输出控制信号，CPU输出的信号，区分CPU进行的是存储器访问还是输入/输出端口访问的控制信号。M/=1，为存储器访问；M/=0，为外设端口访问。ALE为地址锁存允许信号，CPU输出的信号，高电平有效，控制地址锁存器锁存地址/数据复用线上的地址信息，即用下降沿将地址信息打入地址锁存器，实现地址总线与数据总线的分离。10 答：因为8086CPU芯片通过同一管脚提供地址信号、数据信号和状态信号，只是地址信号与数据信号、状态信号分时间段送出，为了得到稳定的地址信号，必须把地址信号与数据信号、状态信号分离，所以采用地址锁存允许信号锁存这些管脚上先发出的信息。需要锁存的信息有：地址信息A0A19、。11 答：8086通过地址锁存允许信号ALE来锁存地址/数据管脚、地址/状态管脚上的地址信号，从而解决地址总线和数据总线的分时复用问题。ALE信号在总线周期的T1状态有效，在T1的下降沿ALE变为无效，锁存地址/数据线和地址/状态线上的地址信息。12 答：8284是时钟发生器，为8086系统提供基准脉冲源，作为8086CPU工作的时间基准。8284不但提供恒定的时钟CLK，且对READY和RESET信号进行同步。外界的准备好信号READY信号输入到8284的RDY，已被同步的READY信号从8284输出，输出到8086CPU。同样外界的复位信号输入到8284的RES，已被同步的复位信号RESET输出到8086CPU的RESET。在8284的内部由时钟的下降沿同步。13 答：8288接收时钟发生器的CLK信号和来自CPU的信号，产生相应的各种控制信号和时序，并提高总线的驱动能力。CLK使8288与CPU同步。14 答：时钟周期：时钟脉冲的间隔时间称为时钟周期。总线周期：CPU与存储器和I/O端口进行信息交换都是通过总线来完成的。完成一次总线操作所用的时间称为总线周期。指令周期：执行一条指令所用的时间。15 答：8086的一个总线周期由4个时钟周期完成，即一个典型总线周期由4个状态组成，分别为T1、T2、T3、T4。如果时钟频率为f8MHz，则时钟周期为TuS125nS一个总线周期包括4个时钟周期，则总线周期为4125nS500nS16 答：当外设和存储器速度较慢时，为了让CPU和内存或外设达到同步，通过引入CPU的READY线，在T3和T4之间插入一个或多个等待周期Tw来延长总线周期时间，以便与慢速设备同步操作。17 答：最小模式下总线读周期和总线写周期的区别为：信号在T1状态有效，但是执行总线读周期时0；执行总线写周期时1；执行总线读周期时，信号有效，即0；执行总线写周期时，信号有效，即0。18 （略）参见教材P81图4-4-2 8086最小模式下总线读周期时序。19 答：在最小模式下，外部总线主模块通过HOLD引脚向CPU发出总线保持请求信号，CPU通过HLDA引脚发出回答信号。在每个时钟脉冲的上升沿处，CPU对HOLD信号进行检测，若检测到高电平，且允许让出总线时，则在总线周期第T4状态或空闲周期T1之后的下一个时钟周期，CPU发出HLDA信号，并释放总线控制权，直到HOLD无效为止。第5章习题1 答：主存储器又叫做内存，是主机的重要组成部分，CPU可通过系统总线直接访问，用来存放正在使用或经常使用的程序和数据。内存的特点是：可直接存取、容量小、速度快。内存容量受地址线条数限制。内存包括随机存取存储器和只读存储器。外存即辅助存储器，属于外部设备，CPU需要通过I/O接口才能进行访问，用于存放不常使用且需要长期保存的信息。需要时将其存储的信息传送到内存中才能使用。常用外存有软磁盘、硬磁盘、磁盘组、磁带、光盘等。外存的特点是：可长期保存数据、存储容量大、速度慢。2 答：用存储电路组成内存时，为了区分每个存储电路（单元）以便进行信息存取，为每个存储电路进行编号存储地址，每个存储单元对应一个存储地址。当用该基本存储电路组成存储体时，需要为每个存储单元提供一个唯一的地址，即为每个存储电路提供一个选择信号线。若存储体包含1K个单元，就需要提供1024条选择信号线。为了减少连线，一般把这些存储电路有规则地组织起来，排成阵列，使行列数尽量相等。如对于1K单元的存储电路，排列成3232的阵列，选择每个存储电路时，通过提供的行选择线和列选择线唯一的选中一个单元，需要323264条信号线。如果不采用阵列形式，而采用线性排列，则需要1024条选择信号线。可见采用阵列形式排列存储电路单元，可大大减少连线。3 答：为了节省存储器的地址译码电路，一般采用双译码方式，即地址译码分成两部分：行译码和列译码。这种方式可大幅度减少选择线，减少译码器的译码输出，简化译码器的结构。4 答：存储器和CPU连接时，需要考虑：CPU的总线负载能力：CPU输出线的直流负载能力一般为带一个TTL负载，为了能带动更多的负载，在必要时加上总线驱动器和缓冲器；CPU的时序和存储器时序之间的配合：CPU的总线操作有固定的时序，应由此来确定对存储器存取速度的要求，选择与总线时序相适应的存储器芯片构成存储器系统。或在存储器已经确定的情况下，考虑其存取速度是否符号CPU时序的要求，如果速度慢，则需要通过电路实现加入等待周期，以便进行可靠的读写；存储器地址分配和片选控制：确定所构成的存储器所占整个存储空间的哪一部分。存储器芯片单片容量有限，要用多片才能组成一个存储器系统，需要解决如何产生片选信号的问题；控制信号的连接：控制信号、M/或、等信号如何与存储器要求的控制信号相连，以实现所需的控制作用。5 答：地址全译码：除了接到片内地址引脚上的低位地址线外，其余的高位地址线都参加译码，以产生片选信号，称为地址全译码。地址部分译码：除了接到片内地址引脚上的低位地址线外，使用高位地址线的一部分参加译码，就能满足需要，称为地址部分译码。地址全译码因为所有地址线都参加了译码，译码电路复杂，译码输出唯一，所以每个单元地址唯一确定。地址部分译码由于只使用部分高位地址进行译码，译码电路简单，但是由于没有使用的地址线的信号可以任意，所以存储单元地址不唯一，即一个物理单元对应多个地址值，出现地址重叠现象。如果高位地址有3条地址线未参与译码，则这3位地址可以有8个组合，任何一个物理单元都会有8个地址相对应。6 答：位扩展：根据芯片的数据线位数，确定组成8位数据总线需要的芯片数，这些芯片称为一组，每组的地址线接法相同；如组成存储器系统的基本芯片为1K4位，则需要两片这样的存储器组成一组，一片接数据线的低4位（D0D3），一片接数据线的高4位（D4D7）。字扩展：即容量扩展，根据需要的容量，选择对应的组数。如果存储系统为8K8位，则需要8组。总共需要8216片。根据芯片容量计算芯片内的地址线条数。对于1K4位的芯片，片内寻址需要10条地址线A0A9（1K）。根据芯片组数确定片选线。8组芯片需要8条片选线，分别选择各组芯片进行工作。7 答：静态RAM芯片没有读信号只有写信号，在进行写操作时，片选信号和写信号同时有效，完成写操作；在进行读操作时，只有片选信号有效，而存储器在写信号无效时，就工作于输出状态。所以只需要把CPU的写信号连接到存储器的读信号即可。8 答：512K4位数据线4条，地址线19条（512K） 64K1位数据线1条，地址线16条（64K）9 答：用5124位的基本存储芯片构成8K8位的存储系统。首先进行位扩展，每组组成8位数据线需要2片，2个芯片的地址线及片选信号接在一起，第一个芯片的4位数据线接D0D3，第二个芯片的4位数据线接D4D7。然后进行字扩展，构成8K容量，需要16组（512168K）。所以共需要2片/组16组32片。访问基本芯片的512个单元需要9条地址线（512）。区分16组芯片，需要4条地址线（16）。如果采用部分译码方式，则需要13条地址线（8K）；如果采用全译码方式，则应使用全部地址线，共20条，其中片内9条用于访问片内512个单元，其余11条用作片选译码。用10241位的基本存储芯片构成32K8位的存储系统。首先进行位扩展，每组组成8位数据线需要8片，8个芯片的地址线及片选信号接在一起，每个芯片的数据线各自连接D7D0的一位。然后进行字扩展，构成32K容量，需要32组（10243232K）。所以共需要8片/组32组256片。访问基本芯片的1024个单元需要10条地址线（1024）。区分32组芯片，需要5条地址线（32）。如果采用部分译码方式，则需要15条地址线（32K）；如果采用全译码方式，则应使用全部地址线，共20条，其中片内10条用于访问片内1024个单元，其余10条用作片选译码。10 解答：在用多片存储芯片构成较大容量存储器时，采用位并联（位扩展）和地址串联（字扩展）的方法进行连接。2114芯片是1K4位的芯片，组成2K8位的存储系统时，首先进行位扩展，因为2114是1K4位的芯片，所以每片为1K字的同一半个字节，需要2片构成1组，连接到8条数据线上，每组的地址线接法相同，这样每组的容量为1K8位。构成2K8位需要2组，即字扩展。因此共需要224片存储芯片。每个芯片为1K容量，所以片内寻址需要10条地址线（），寻址片内的1K单元。2组芯片需要2条选择线，分别选择各组进行工作。采用部分译码时，由进行译码，输出2条片选线选择各组。每次工作时，各组分别选通，所以各组的地址空间不同，即地址是串联的。存储系统框图为：11 解答：用2K1位的存储芯片组成2K8位的RAM，只需要进行位扩展即可，即使用8片2K1位的存储芯片构成2K8的存储系统，每片的数据线连接到数据总线D0D7的一位上。芯片内部地址线为11条，片选可直接有M/反相后控制。12 解答：用4K8位的存储芯片构成16K8位的RAM，只需要进行字扩展即可，使用4片4K8的存储芯片构成16K8位的存储系统。芯片内部地址线条数为12条，其余8条地址线进行译码。13 解答：采用1K8位的RAM和ROM存储芯片构成4K8位的RAM和2K8位的ROM存储系统，由于存储芯片位8位的芯片，不需要进行位扩展，只需要进行字扩展。用1K8位的RAM构成4K8位的RAM系统，需要4片；用1K8位的ROM构成2K8位的ROM存储系统，需要2片。基本芯片为1K8位，片内地址线条数为10条，采用全译码方式，其余的10条地址线进行译码，译码输出选中6个芯片中的一个。连接图为 地址空间分配如下：10条地址线寻址片内的1K单元。通过74LS138译码器进行片选译码，译码输出的分别作为各片的片选。若想让74LS138译码器工作，则的组合为0001111B，空间情况为下表所示。地址空间第一片RAM10 0 0 1 1 1 1 0 0 0001E000H 111E3FFH第二片RAM20 0 0 1 1 1 1 0 0 1001E400H 111E7FFH第三片RAM30 0 0 1 1 1 1 0 1 0001E800H 111EBFFH第四片RAM40 0 0 1 1 1 1 0 1 1001EC00H 111EFFFH第一片ROM10 0 0 1 1 1 1 1 0 0001F000H 111F3FFH第二片ROM20 0 0 1 1 1 1 1 0 1001F400H 111F7FFH14 答：半导体动态随机存取存储器利用MOS管的栅极电容存储电荷的原理来存储信息，由于电容的充电、放电、泄漏、补充是一个动态的过程，所以称为动态随机存储器。动态RAM的特点：由于电容有泄漏，必须不断地补充电荷，通过刷新实现。与静态RAM相比，由于电路组成采用的管子少，所以动态存储器具有位密度高、功耗低、价格低廉的特点。但是需要不断补充电荷，来保证信息不丢失。动态RAM由于其位密度高，可在单位面积上集成大容量的存储器，常用做计算机的内存。15 答：由于动态RAM靠电容存储电荷达到存储信息的目的，但是电容有泄漏，所以必须不断地补充电荷，这通过刷新电路来实现。读出动态RAM信息时，由于读出时原电容上的电荷被泄放掉，所以刷新放大在读出后立即重新写入，实现刷新。四管单元电路读出过程就是刷新过程，三管和单管单元需另加刷新电路。刷新时每次刷新一行，而读出时只读出一个字节。16 答：ROM中存放的信息是由厂家写入的，用户只能使用，不能修改。PROM出厂时，全部电路都是相同的，每个电路单元均由二极管或MOS管通过熔丝连通。用户根据自己的需要，使用写入器向PROM写入信息，烧断熔丝。由于熔丝一旦烧断不能恢复，所以PROM只能写入一次，且信息写入后不能更改。EPROM靠浮栅极场效应管代替PROM中的熔丝，栅极存储电荷，电路导通，栅极无电荷，电路不通。用户根据需要使用写入器向栅极注入电荷达到写入信息的目的。由于浮栅极无泄放回路，电荷保持不变，信息得以长久保存。另外，浮栅极的电荷受到紫外线照射时形成光电流泄放，所以可擦除写入的信息，再次编程。ROM用于成型产品的大批量生产；PROM用于成型产品的小批量生产；EPROM用于未成型的产品开发，可在出现错误时方便修改，减少不必要的浪费。第6章习题1 名词解释指令：是要求计算机执行特定操作的命令，通常一条指令对应一种特定操作。指令系统：计算机所能执行的全部指令的集合组成该计算机的指令系统。寻址方式：就是指令中操作数的表示方式。2 答：8086的寻址方式包括立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、寄存器相对寻址、基址变址寻址、相对基址变址寻址、程序转移寻址。指令执行速度最快的是寄存器寻址。3 答：在直接寻址方式中，如果没有指明是哪个段，则默认为是对数据段进行访问。如果要用某个段寄存器指出段地址，指令中使用段前缀加以说明，如MOV AL,ES:2000H。4 解答： ADDAL,34H;立即寻址 CMPSI+3,BL;寄存器相对寻址 MOVBX+SI+2,AX;相对基址变址寻址 INCWORD PTR BX;寄存器间接寻址 MOVARRAYSI,AX;寄存器相对寻址 MOVES:120H,AL;直接寻址5 解答： MOVAX,NUMBER;正确，但是NUMBER必须小于65536 ADDAX,DL;错误，类型不匹配 INCCX;正确 DECSI+2;错误，未指明类型 ROLWORD PTR BX;错误，未指明移位次数 PUSHWORD PTR SI+3;正确6 解答： MOVBL,CX;类型不匹配，改为MOV BX,CX MOVBX,DI;不可在存储器间传送，改为:MOV AX,DIMOV BX,AX MOVAX,BXBP;不可用BP作变址寄存器，改为：MOV AX,BXSI MOVAX,COUNTBXSI,ES:DX;多一个操作数，;改为：MOV AX,COUNTBXSI MOVBX,OFFSET BLOCKBX;OFFSET只用于数据块，;改为：MOV BX,OFFSET BLOCK MOVCS,DX;不可对CS赋值7 解答：立即寻址，把立即数1234H送累加器AX，(AX)=1234H寄存器寻址，把BX内容送AX，(AX)=0100H直接寻址，由于未指明段寄存器，默认为数据段，物理地址=(DS)*16+1200H =2000H*16+1200H=21200H，则把21200H开始的一个字送AX，即把21200H和21201H单元的内容送AX，低位在低字节，高位在高字节，(AX)=4C2AH寄存器间接寻址，物理地址=(DS)*16+(BX)=2000H*16+0100H=20100H，把20100H开始的一个