数字电子技术试卷B.pdf

学号 姓名 学院 年级 专业 密 封 线 国防科技大学国防科技大学 2008 学年秋季学期学年秋季学期 数字电子技术基础 考试试卷考试试卷 B 卷 卷 考试形式 闭卷 考试时间 120 分钟 满分 100 分 题 号 一 二 三 四 五 六 七 总 分 得 分 评阅人 注意 1 所有答题都须写在此试卷纸密封线右边 写在其它纸上一律无效 2 密封线左边请勿答题 密封线外不得有姓名及相关标记 得分得分 一 填空题 共一 填空题 共 5 小题 每题小题 每题 2 分 共分 共 10 分 分 1 逻辑等式DCBAF 的对偶式是 反演式是 2 10100101110 10111 2 8 16 3 按照逻辑功能的不同 触发器可以分成 RS D JK 等类型 而从电路结构和动作特点上又可以把触发器分为基本 RS 触发器 以及各种形式的边沿触发器 4 半导体存储器按存取功能分为 存储器和 存储器 5 A D 转换器将模拟信号转换为数字信号的转换过程一般分为四个阶段 即采 样 和编码 第 1 页 共 8 页 1 已知F ABC CD 选出下列中的 可以肯定使F 1 得分得分 二 选择题 共二 选择题 共 10 小题 每小题小题 每小题 2 分 共分 共 20 分 分 A A 0 BC 1 B B 1 C 1 C C 1 D 0 D BC 1 D 1 2 下列各门电路中 的输出端可以并联使用 A CMOS 传输门 B CMOS 反相器 C TTL OC 门 D TTL 反相器 3 下列 不属于组合逻辑电路 A 数据分配器 B 寄存器 C 数据选择器 D 优先编码器 4 下列 触发器具有一次变化问题 A 主从JK触发器 B 利用CMOS传输门的上边沿D触发器 C 同步D触发器 D 维持阻塞D触发器 5 一个5位二进制加法计数器 由00000状态开始 经过198个输入脉冲后 此计数 器的状态为 A 00100 B 00101 C 00110 D 00111 6 下列功能表示方法中不适合用于时序逻辑电路功能表示的是 A 状态转换图 B 时序图 C 数理方程 D 驱动方程 7 滞回特性是 的基本特性 A 单稳态触发器 B 施密特触发器 C 环形振荡器 D 多谐振荡器 8 下列器件中 最适宜用作定时器和延时器使用 A 555 定时器构成的多谐振荡器 B 压控振荡器 C 555 定时器构成的施密特触发器 D 555 定时器构成的单稳态触发器 9 双积分型A D转换器输出状态D和下述 参量无关 A 计数器位长N B 积分器的时间常数 RC C 输入信号 D 参考电压 I v ref V 10 下列几种A D转换器中 的转换速度最快 A 并联比较型ADC B 双积分型ADC C 计数型ADC D 逐次渐近型ADC 第 2 页 共 8 页 1 试将下列逻辑函数化为最简 与或 式 BCDCBABCAAF 2 已知用 3 线 8 线译码器 74LS138 构成的逻辑电路如下图所示 试写出Y1 Y2的逻辑表达式 列出真值表 并分析该电路的逻辑功能 其中74LS138输出 低电平有效 使能端 321 SSSEN 学号 姓名 学院 年级 专业 密 封 线 得分得分 三 分析简答题 共三 分析简答题 共 4 小题 每小题小题 每小题 5 分 共分 共 20 分 分 第 3 页 共 8 页 3 图示为用 555 定时器组成的一种电路 表给出了 555 的引脚功能 试说明其 工作原理 并说明VO端输出的波形脉宽大小由哪些参数决定 且电路对输入端S 的脉宽大小有何要求 DIS R S VC VC C MR VO 7 3 48 6 2 5 1 R GND C C1 VCC VO 引脚 电平 电平 电平 电平 1 3VCC 1 3VCC 1 3VCC 2 3VCC 1 4V 1 4V 1 4V 0 3V 2 S 6 R 4 MR 3 VO 7 Q 高电平 低电平 低电平 低电平 低电平 保持保持 悬空状态 注 表示任意电平 4 由下边沿JK触发器组成的电路如下图左所示 已知输入波形如下图右所示 试 画出Q1端的波形 设电路初态为0 第 4 页 共 8 页 学号 姓名 学院 年级 专业 密 封 线 得分得分 四 试用与非门设计一个组合逻辑电路 它接收 1 位余 3 BCD 码四 试用与非门设计一个组合逻辑电路 它接收 1 位余 3 BCD 码Y Y 且仅当 且仅当 3 2 Y 10 Y73 0123 YYYY时 输出 F 才为 1 要求写出完整 的设计过程 共 时 输出 F 才为 1 要求写出完整 的设计过程 共 10 分 分 注 余 3 BCD 码由 8421 BCD 码 0011 构成 有 6 个禁用码 注 余 3 BCD 码由 8421 BCD 码 0011 构成 有 6 个禁用码 第 5 页 共 8 页 得分得分 五 分析图示的时序逻辑电路 要求写出完整的分析步骤 画 出 Y1 Y4 的时序图 说明电路的逻辑功能 假设电路的初始状态 为 00 共 15 分 五 分析图示的时序逻辑电路 要求写出完整的分析步骤 画 出 Y1 Y4 的时序图 说明电路的逻辑功能 假设电路的初始状态 为 00 共 15 分 1D C1 C1 1D Q2Q1 FF2FF1 Y1Y2Y3Y4 CP 1D C1 C1 1D Q2Q1 FF2FF1 Y1Y2Y3Y4 CP 第 6 页 共 8 页 得分得分 六 试用中规模 4 位二进制计数器 74161 实现以下电路设计 15 分 六 试用中规模 4 位二进制计数器 74161 实现以下电路设计 15 分 1 用置数法实现一个 1 用置数法实现一个 74 进制的计数器 要求各芯片级间时钟同步 画出相应的接线图 允许附加必要的门电路 进制的计数器 要求各芯片级间时钟同步 画出相应的接线图 允许附加必要的门电路 2 试用 74161 和 ROM 实现余 3 BCD 码转换成 8421 BCD 码的码制 转换电路 要求电路在计数器时钟作用下 可自动的循环的完成代码 转换 画出总体电路图和 ROM 阵列图 译码器部分可用框图代替 试用 74161 和 ROM 实现余 3 BCD 码转换成 8421 BCD 码的码制 转换电路 要求电路在计数器时钟作用下 可自动的循环的完成代码 转换 画出总体电路图和 ROM 阵列图 译码器部分可用框图代替 4 位同步二进制计数器位同步二进制计数器 74161 的功能表的功能表 学号 姓名 学院 年级 专业 密 封 线 Q0 Q1 Q2 Q3 CP EP ET 74161 CO RD D0 D1 D2 D3 LD 第 7 页 共 8 页 得分得分 七七 某计数型 某计数型 ADC 电路如图电路如图 a 所示 其中 计数器为所示 其中 计数器为 8 位二进制 加法计数器 时钟 位二进制 加法计数器 时钟 CP 的产生由图的产生由图 b 产生 产生 1 图 图 b 中 中 G1和和 G2是是74系 列系 列 TTL 反 相 器反 相 器7404 FCkRF 01 0 1 石英晶体的谐振频率为 石英晶体的谐振频率为 1MHz 试求该电路 所产生的 试求该电路 所产生的CP的工作频率 的工作频率 2 试问 试问 a 电路完成一次最长的电路完成一次最长的 A D 转换需要多少时间 转