数字电子技术试卷A答案.pdf

学号 姓名 学院 年级 专业 密 封 线 国防科技大学国防科技大学 2008 学年秋季学期学年秋季学期 数字电子技术基础 考试试卷考试试卷 A 卷参考答案 卷参考答案 考试形式 闭卷 考试时间 120 分钟 满分 100 分 题 号 一 二 三 四 五 六 七 总 分 得 分 评阅人 注意 1 所有答题都须写在此试卷纸密封线右边 写在其它纸上一律无效 2 密封线左边请勿答题 密封线外不得有姓名及相关标记 得分得分 一 填空题 共一 填空题 共 5 小题 每题小题 每题 2 分 共分 共 10 分 分 1 逻辑等式DACBAF 的对偶式是 DACBAF 反演式是 DACBAF 2 108 10 154 8 000100001000 8421 BCD 3 按照逻辑功能的不同 触发器可以分成RS D JK T T 等类型 而从电 路结构和动作特点上又可以把触发器分为基本RS触发器 同步触发器同步触发器 主从触发器主从触发器 以及各种形式的边沿触发器 4 半导体存储器按存取功能分为 RAM 存储器和 ROM 存储器 5 时序逻辑电路通常包含 组合电路组合电路 和 存储电路存储电路两个组成部分 描述时序逻辑 电路有三组方程 指的是 驱动方程驱动方程 状态方程状态方程和输出方程 第 1 页 共 8 页 1 下列说法正确的是 C 得分得分 二 选择题 共二 选择题 共 10 小题 每小题小题 每小题 2 分 共分 共 20 分 分 A 若 X Y X Z 则 Y Z B 若 XY XZ 则 Y Z C 若 X Y X Z 且 XY XZ 则 Y Z D 以上说法都不对 2 下列各门电路中 D 的输出端不可以并联使用 A CMOS OD 门 B CMOS 三态门 C TTL OC 门 D 具有推拉式输出的 TTL 门电路 3 下列 A 不属于组合逻辑电路 A 序列信号发生器 B 译码器 C 数据选择器 D 优先编码器 4 下列 A 触发器具有一次变化问题 A 主从 JK 触发器 B 利用 CMOS 传输门的上边沿 D 触发器 C 同步 D 触发器 D 维持阻塞 D 触发器 5 用触发器设计一个同步十七进制的计数器所需要的触发器的数目是 D A 2 B 3 C 4 D 5 6 可以用来实现并 串转换和串 并转换的器件是 A A 移位寄存器 B 全加器 C 译码器 D 计数器 7 由 8 级触发器构成的十进制计数器的模值是 C A 8 B 10 C 100 D 256 8 石英晶体多谐振荡器的输出脉冲频率取决于 C A 电路 RC 参数大小 B 组成振荡器的门电路的平均传输时间 C 晶体的固有频率 D 晶体的固有频率和 RC 参数值 0 f 0 f 9 为构成 4096 8 位的RAM 需要 片 1024 1 的RAM 并且需要 位地址译 码以完成寻址操作 B A 32 15 B 32 12 C 8 15 D 8 12 10 下列几种A D转换器中 B 的转换速度最快 A 双积分型 ADC B 并联比较型 ADC C 计数型 ADC D 逐次渐近型 ADC 第 2 页 共 8 页 得 得 1 试将下列逻辑函数化为最简 与或 式 CDDACABCCAF 解 解 DDACBCCA 1 分分 DACBCA 1 分分 CDCBCA 1 分分 CDA 2 分分 2 已知用 3 线 8 线译码器 74LS138 构成的逻辑电路如下图所示 试写出Y1 Y2的逻辑表达式 列出真值表 并分析该电路的逻辑功能 其中 74LS138 输出 低电平有效 使能端 321 SSSEN 2 对应的真值表为 3 分分 A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 学号 姓名 学院 年级 专业 密 封 线 分分 三 分析简答题 共三 分析简答题 共 4 小题 每小题小题 每小题 5 分 共分 共 20 分 分 1 m mmmmY7 4 2 1 74211 m mmmmY7 6 5 3 76532 1 分分 3 由真值表易知 这是一个 1 位全加器电路 Y1是本位和 Y2是本位的进位端 1 分分 第 3 页 共 8 页 3 由 4 位二进制加法计数器 CT4161 功能表见题六 和 PROM 组成的电路如 图所示 试写出函数 W X Y Z 的最小项之和的表达式 并分析在 CP 作用下 W X Y Z 端顺序输出的 8421BCD 码的状态 说明电路的功能 解 解 m W14 12 11 5 m X13 10 8 7 4 2 m Y15 13 9 7 6 0 m Z15 14 13 12 10 9 8 5 4 3 1 0 在 CP 作用下 由 WXYZ 组成的 8421BCD 码依次输出 3 141592653589793 即 是一个 常数存储器 2 分分 试画出和 3 分分 4 已知 CMOS 上边沿 JK 触发器各输入端的电压波形如下图QQ所示端 应的电压波形 其中 D R为异步复位端 输入高电平有效 对 解解 第 4 页 共 8 页 CP RD J K Q Q 0 0 0 0 0 0 T T T T T T 每个脉冲每个脉冲 1 分分 解 解 1 令 A B C 开工为 1 不开工为 0 X Y 启动为 1 不启动为 0 由题意 可列真值表如下 6 分分 A B C X Y 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 2 画卡诺图如下 1 分分 0101 101X 00 01 11 10 0 1 A BC X 1110 010X 00 01 11 10 0 1 A BC Y 4 与非门设计的电路图如下 1 分分 A B C X Y 学号 姓名 学院 年级 专业 密 封 线 得分得分 四 某工厂有三个车间 A B C 和两台自备发电机组 X 和 Y Y 的 发电能力是 X 的两倍 且三个车间中至少有一个要开工 若仅一个车 间开工 则启动 X 即可 若有两个车间同时开工 则需启动 Y 若三 车间均同时开工 则 X 和 Y 都应启动 试用与非门设计一个控制 X 和 Y 工作的逻辑电路 请写出完整的设计过程 共 四 某工厂有三个车间 A B C 和两台自备发电机组 X 和 Y Y 的 发电能力是 X 的两倍 且三个车间中至少有一个要开工 若仅一个车 间开工 则启动 X 即可 若有两个车间同时开工 则需启动 Y 若三 车间均同时开工 则 X 和 Y 都应启动 试用与非门设计一个控制 X 和 Y 工作的逻辑电路 请写出完整的设计过程 共 10 分 分 3 由卡诺图得到化简公式为 1 分分 ABCCABACBABCCABACBX BCABACBCABACY 第 5 页 共 8 页 得分得分 五 分析下图所示的同步时序逻辑电路 要求写出完整的分析 步骤 可不画时序图 并说明电路有何特点 假设电路的初始状 态为 000 共 15 分 五 分析下图所示的同步时序逻辑电路 要求写出完整的分析 步骤 可不画时序图 并说明电路有何特点 假设电路的初始状 态为 000 共 15 分 解 解 1 驱动 激励 方程为 3 分分 nnn nn nn QKQQJ QKQJ QKQJ 13123 3232 2121 2 代入 nnn QKQJQ 1 得状态方程组 为 3 分分 nnnnnn nn nn QQQQQQ QQ QQ 31312 1 3 3 1 2 2 1 1 3 输出方程 Y 2 分分 n QY 1 4 列状态转换表如下 令 000 n Q1 n Q2 n Q3 n Q1 n Q2 n Q3 1 1 n Q 1 2 n Q 1 3 n Q Y 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 3 分分 5 画出状态转换图如下 2 分分 nnn QQQ 321 000001011 111110100 010 101 0 0 0 1 1 1 0 1 6 这是一个具有自启动能力的同步六进 制计数器 且其主循环为循环码 因而电 路工作时不会产生竞争 冒险现象 2 分分 第 6 页 共 8 页 4 位同步二进制加法计数器位同步二进制加法计数器 74161 的功能表的功能表 得分得分 六 试用中规模 4 位二进制加法计数器 74161 实现一个六 试用中规模 4 位二进制加法计数器 74161 实现一个 39 进制的计 数器 要求各芯片级间时钟同步 且用置数法进行设计 要求画出相 应的接线图 允许附加必要的门电路 进制的计 数器 要求各芯片级间时钟同步 且用置数法进行设计 要求画出相 应的接线图 允许附加必要的门电路 15 分 15 分 学号 姓名 学院 年级 专业 密 封 线 解 解 Q0 Q1 Q2 Q3 CP EP ET 74161 CO RD D0 D1 D2 D3 LD Q0 Q1 Q2 Q3 CP EP ET 74161 CO RD D0 D1 D2 D3 LD Q0 Q1 Q2 Q3 CP EP ET 74161 CO RD D0 D1 D2 D3 LD 1 1 1 CP 1 2 得分得分 七 某计数型七 某计数型 ADC 电路如图电路如图 a 所示 其中 计数器为所示 其中 计数器为 8 位二进制 加法计数器 时钟 位二进制 加法计数器 时钟 CP 的产生由图的产生由图 b 产生 产生 共 共 10 分 分 1 图 b 中 TR为低触发端 TH为高触发端 阈值 R为强制清零端 C V为 控制电压端 DIS为放电端 OUT为输出端 试述电路的工作原理 若VCC 5V R1 15k R2 25k C 0 033 F 试求该电路VO端所产生的CP的工作频率 2 试问 a 电路完成一次最长的 A D 转换需要多少时间 3 若已知 8 bit DAC的最高输出电压为 9 58V 当VI 7 46V时 电路的输出状 态D Q7Q6 Q0是什么 完成这次转换所需的时间是多少 第 7 页 共 8 页 VCC 5G555 VCC OUT DIS GND TH TR C V R R