电子技术课程设计汇总.doc

电子技术基础课程设计指 导 书唐治德 杨永明 申利平 王明昌 夏鸣风 汪金刚电气工程学院2010年4月 目 录1 电子技术基础课程设计的基础知识.32 课程设计专题721 有源滤波系统.722 增益可程控的衰减及放大系统.923 OCL音频功率放大器的设计.1224 音频扩大机电路的设计.1525 电子镇流器的设计2226 温度报警电路的设计.2527 稳压电源.。2928 三相电相序检测与指示.3229 简单电阻、电容和电感测试电路34210 心电放大器的设计.38211多种信号发生器.,.41 2. 12 台灯自动开关盒.413. 电子技术（II）课程设计2006级报名表.514. 模拟电子技术课程设计要求. 521电子技术基础课程设计的基础知识电子技术基础课程设计包括选择课题、电子电路设计、组装、调试和总结报告等教学环节。这里介绍课程设计的有关知识。电子电路设计方法在设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各部分进行单元电路的设计、参数计算和器件选择，最后将各部分连接在一起，画出一个符合设计要求的系统电路图。一、 明确系统的设计任务要求对系统的设计任务进行具体分析，充分了解系统的性能、指标、内容及要求，以便明确系统应完成的任务。二、 方案选择把系统要完成的任务分解为若干个单元电路，并画出一个能表示各单元功能的整机原理框图。方案选择的重要任务是根据掌握的知识和资料，针对系统提出的任务、要求和条件，完成系统的功能设计。在此过程中要敢于探索，勇于创新，争取方案的设计合理、可靠、经济、功能齐全、技术先进。并且对方案要不断进行可行性和优缺点的分析，最后设计出一个完整框图。三、 单元电路的设计、参数计算和器件选择根据系统的指标和功能框图，明确各部分任务，进行各单元电路设计、参数计算和器件选择。 单元电路的设计单元电路是整机的一部分，只有把单元电路设计好才能提高整机设计水平。每个单元电路设计前都需明确本单元电路的任务，详细拟订出单元电路的性能指标，与前后级之间的联系，分析电路的组成形式。具体设计时，可以模仿成熟的先进的电路，也可以创新或改进，但都必须保证性能要求。而且，不仅单元电路本身要求设计合理，各单元电路间也要互相配合，注意各部分的输入、输出信号和控制信号的关系。 参数计算为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算，例如放大电路中各电阻值、放大倍数；振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。计算参数时，同一个电路可能有几组数据，注意选择一组能完成电路设计功能、在实践中真正可行的参数。计算电路参数时应注意下列问题：（1） 元器件的工作电流、电压、频率和功耗参数应能满足电路指标的要求。（2） 元器件的极限参数必须留有足够的裕量，一般应大于额定值的.5倍。（3） 电阻和电容的参数应选计算值附近的标称值。 器件选择（1） 阻容元件的选择 注意功耗、容量、频率和耐压范围是否满足要求。（2） 分立元件的选择 包括二极管、双极型三极管、场效应管、光电二（三）极管等。根据他们的用途分别进行选择。（3） 集成电路的选择 根据电路功能、性能指标选择集成电路。注意集成电路的功耗、电源电压、工作速度是否满足设计要求。通过查阅有关设计手册，进行元器件的选择。四、 电路图的绘制电路图通常是在系统框图、单元电路设计、参数计算和器件选择的基础上绘制的，它是电路组装、调试和维修的依据。绘制电路图时，注意以下几点：（1） 元器件布局合理、排列均匀、图面清晰、便于阅读。（2） 注意信号流向。一般从输入端或信号源开始，由左至右或上至下按信号的流向依次画出各单元电路，而反馈通路的信号流向则与此相反。（3） 图形符号标准，适当标注。（4） 连线应为直线，尽量少交叉和折弯。理论设计的电路必须进行组装、调试和测试，检查电路能否满足设计功能和性能要求。电子电路的组装、调试与总结电子电路设计好后，便可进行组装、调试，最后对课题内容进行全面总结一、 电子电路的组装电子技术基础课程设计中组装2电路通常采用焊接和在面包板上插接两种方式。焊接组装可提高学生焊接技术，但器件可重复利用率低。在面包板上无器件组装便于插接且电路便于调长工，并可提高器件重复利用率。下面介绍在面包板上用插接方式组装电路的方法。1 集成电路的装插插接集成电路时首先应认清方向，不要倒插，所有集成电路的插入方向要保持一致，注意管脚不能弯曲。2 元器件的位置根据电路图的各部分功能确定元器件在面包板上的位置，并按倍民的流向将元器件顺地连接，以易于调试。3 导线的选用和连接导线直径应和面包板插孔直径相一致，过粗会损坏插孔，过细则与插孔接触不良。为检查电路的方便，根据不同用途，导线可以选用不同的颜色。一般习惯是正电源用红线，负电源用蓝线，地线用黑线，信号线用其他颜色的线等。连接用的导线要求紧贴在面包板上，避免接触不良。连线不允许跨接在集成电路上，一般从集成电路周围通过，尽量做到横平竖直，这样便于查线和更换器件。组装电路时注意，电路之间要共地。正确的组装方法和合理的布局，不仅使电路整齐美观，而且能提高电路工作的可靠性，便于检查和排除故障。二、 电子电路的调试通常有以下两种调试电路的方法：第一种是采用边安装边调试的方法。把一个总电路按框图上的功能分成若干单元电路分别进行安装和调试，在完成各单元电路调试的基础上逐步扩大安装和调试的范围，最后完成整机调试。对于新设计的电路，此方法既便于调试，又可及时发现和解决问题。该方法适于课程设计中采用。第二种方法是整个电路安装完毕，实行一次性调试。这种方法适于定型新产品。调试时应注意做好调试记录，准确记录电路各部分的测试数据和波形，以便于分析和运行时参考。一般调试步骤如下：1 通电检查电路安装完毕，首先直观检查电路各部分接线是否正确，检查电源、地线、信号线、元器件引脚之间有无短路，器件有无接错。2 通电检查接入电路所要求的电源电压，观察电路中各部分器件有无异常现象。如果出现异常现象，则应立即关断电源，待排队故障后方可重新通电。3 单元电路调试在调试单元电路时应明确本部分的调试要求，按调试要求测试性能指标和观察波形。调试顺序按信号的流向进行，这样可以把前面调试过的输出信号作为后一级的输入信号，为最后的整机联调创造条件。电路调试包括静态和动态调试，通过调试掌握必要的数据、波形、现象，然后对电路进行分析、判断、排除故障，完成调试标要求。4 整机联调各单元电路调试过错成后就为整机调试打下了基础。整机联调时应观察各单元电路连接后各级之间的信号关系，主要观察动态结果，检查电路的性能和参数，分析测量的数据和波形是否符合设计要求，对发现的故障和问题及时采取处理措施。电路故障的排队可以按下述8种方法进行：信号寻迹法 寻找电路故障时，一般可以按信号的流程逐级进行。从电路的输入端加入适当的信号，用示波器或电压表等仪器逐级检查信号在电路内各部分伟输的情况，根据电路的工作原理分析电路的功能是否正常，如果有问题，应及时处理。调试电路时也可从输出级向输入能倒推进行，信号从最后一级电路的输入端，继续进行检查。这里所指的“适当信号”是指频率、电压幅值等参数应满足电路要求，这样才能使调试顺利进行。对分法 把有故障的电路分为两部分，先检测这两部分中究竟是哪部分有故障，然后再对有故障的部分对分检测，一直到找出故障为止。采用“对分法”可减少调试工作量。分割测试法 对于一些有反馈的环形电路，如振荡器、稳压器等电路，它们各级的工作情况互相牵连，这时可采取分割环路方法，将反馈环去掉，然后逐级检查，可更快地查出故障部分。对自激振荡现象也可以用此法检查。电容器旁路法 如遇电路发生自激振荡或寄生调幅等故障，检测时可用一只容量较大的电容器并联到故障电路的输入或输出端，观察对故障现象的影响，据此分析故障的部位。在放大电路中，旁路电容失效或开路，使仙反馈加强，输出量下降，此时用适当的电容并联在旁路电容两端，就可以看到输出幅度恢复正常，也就可断定旁路电容的问题。这种检查可能要多处试验才有结果。这时要细心分析可能引起故障的原因。这种方法也用来检查电源滤波和去耦电路的故障。对比法 将有总是的电路状态、参数与相同的正常电路进行逐项对比。此方法可以较快地从异常的能数中分析出故障。替代法 把已调试好的单元电路代替有故障或有疑问的相同的单元电路（注意共地），这样可以很快判断故障部位。有时元器件的故障不很明显，如电容漏电、电阻变质、晶体管和集成电路性能下降等，这时用相同规格的优质元器件逐一替代实验，就可以具体地判断故障点，加快查找故障点的速度，提高调试效率。静态测试法 故障部位找到后，要确定是哪一个或哪几个元件有问题，最常用的就是静态测试法和动态测试法。静态测试法是用万用表测试电阻值、电容漏电、电路是否断路或短路，晶体客和集成电路的各引脚电压是否正常等。这种测试是在电路不加信号时进行的，所以叫静态测试。通过这种测试可发现元器件的故障。动态测试法 当静态测试还不能发现故障原因时，可以采用动态测试法。测试时在电路输入端加上适当的信号再测试元器件的工作情况，观察电路的工作状况，分析、判别故障原因。组装电路要认真细心，要有严谨的科学作风。安装电路要注意布局合理。调试电路要注意正确使用测量仪器，系统各部分要“共地”调试过程中不断跟踪和记录观察的现象、测量的数据和波形。通过组装调试电路，发现问题、解决问题，提高设计水平，圆满完成设计任务。三、 课程设计总结报告课程设计的总结报告是对学生写科学论文和科研总结报告的能力训练。通过写报告，不仅把设计、组装、调试的内容进行全面总结，而且把实践内容上升到理论高度。总结报告应包括以下几点：（1） 课题名称。（2） 内容摘要。（3） 设计内容及要求。（4） 比较和选定设计的系统方案，画出系统框图。（5） 单元电路设计、参数计算和器件选择。（6） 画出完整的电路图，并说明电路工作原理。（7） 组装调试的内容。包括： 使用的主要仪器和仪表。 调试电路方法和技巧。 测试的数据和波形并与计划处结果比较分析。 调试中出现的故障、原因及排除方法。（8） 总结设计电路的优缺点，指出课题的核心及价值，提出改进意见和展望。（9） 列出系统需要的元器件。（10） 列出参考文献。（11） 收获、体会。2 课程设计专题21 直流数字电压表一、 目的1) 掌握双积分A/D转换的工作原理和集成双积分A/D转换器件的设计方法2) 掌握常用数字集成电路的功能和使用。二、 设计内容及要求1) 设计直流数字电压表；2) 直流电压测量范围：0V1.999V，0V19.99V，0V199.9V，0V1999V。3) 直流输入电阻大于100k。4) 画出完整的设计电路图,写出总结报告。5) 选做内容：自动量程转换。三、 工作原理及框图直流数字电压表测量电路、双积分模数转换电路电路、数码显示电路和量程转换电路组成，原理框图如图1 所示。 测量电路双积分模数转换数码显示图1直流数字电压表原理框图Ui量程转换Ui1测量电路和量程转换将宽范围的输入直流电压变换为模数转换电路输入电压范围的直流电压，模数转换电路将其转换为数字量，送数码显示电路显示测量值。双积分模数转换器（ADC）是间接型ADC。它将取样电压转换为与之成正比的时间宽度，在此期间允许计数器对周期脉冲进行计数。计数器的二进制数就是取样电压对应的数字量。图2是双积分ADC的电路原理图。电路主要由积分器、比较器、计数器、JK触发器和控制开关组成。由JK触发器的输出QS控制单刀双置开关选择积分器的输入电压。当QS=0时，积分器对取样电压做定时积分；当QS=1时，积分器对基准电压-VREF做定压积分。与-VREF电压极性相反，这里设取样电压为正，则-VREF为负。图2 双积分ADC电路原理图J QC1K R Q0 Q1 Qn-1 C CP n位二进制R 计数器+AC&CPS-VREFLSBMSBD0D1Dn-10RCS1S2OtQSOtSOtQST1T2OtS1选S1选-VREF计数进位回0时刻图3双积分ADC工作波形1定时积分在确定的时间内对取样电压进行积分即是定时积分。启动信号S输入负窄脉冲（S=0），使计数器、JK触发器QS清零，开关S1选择取样电压作积分器输入。同时开关S2闭合，使积分电容放电，=0。负脉冲消失后（S=1），开关S2断开，积分器对取样电压做积分，积分器输出电压下降，比较器输出逻辑1。允许n位二进制计数器对周期脉冲CP计数。当进位C=1时，下一个CP脉冲使计数器复零、JK触发器QS=1，定时积分结束，定压积分开始。取启动信号S的负脉冲刚消失的时刻为时间零点，并设时钟脉冲CP的周期为TCP。则对取样电压的积分时间T1为T1=2nTCP是确定不变的。积分器输出电压为积分器输出电压与时间成线性关系，其斜率是负的，与取样电压和积分器的时间常数RC有关。越大，负斜率也越大。定时积分的工作波形如图3所示，图中绘出了2个取样电压的情况。定时积分结束时的积分器输出电压为与取样电压成正比。2定压积分在定时积分期间，当计数器的进位C=1时，下一个CP脉冲使计数器复零和JK触发器QS=1，开关S1选择基准电压-VREF，积分器开始对基准电压-VREF做定压积分。由于比较器输出逻辑1，计数器从0继续计数。与此同时，积分器输出电压上升积分器输出电压同样与时间成线性关系，其斜率是正常数，与基准电压VREF和积分器的时间常数RC有关。定压积分的工作波形如图11.3.9所示。当时，比较器输出逻辑0，计数器停止计数，并保持计数结果B Z（通常为自然二进制数）。从定压积分开始到计数器刚停止计数（）的时间T2为并且，在计数器停止计数时刻，积分器输出电压为0，即所以定压积分时间T2与取样电压成正比。在此期间，计数器从0开始对周期脉冲CP计数，直到停止并保持计数值BZ。所以计数器的二进制数与取样电压成正比，是取样电压对应的数字量。实际上CP脉冲可能与比较器的边沿不同步，导致计数器可能漏计或多计一个脉冲。故上式应修正为双积分ADC的单位模拟电压LSB为四、双积分模数转换器件集成双积分模数转换器MC14433原理电路和引脚图如图4所示。器件的输入电压范围是0VVref，Vref是基准电压。输出数字量是4为8421BCD码，经多路复用器从Q3Q2Q1Q0输出，位数指示信号是DS1（千位）、DS2（百位）、DS3（十位）、DS4（个位）。MC14433自带时钟、极性检测和逻辑控制电路等，实现双积分模数转换电路。图4五、MC14433直流电压表电路如图5所示。MC1403提供稳定精确的2V基准电压。MC14543是显示译码驱动电路。其余器件请查集成电路手册。直流输入电压范围是0V2V。增加测量电路和量程转换电路即可实现本课题要求。 六、参考文献1) 中国集成电路大全编写委员会编，中国集成电路大全TTL集成电路。北京：国防工业出版社，1985。2) 【美】D.H.Sheinggold编著，模数转换技术，南京：江苏科学出版社，1982.3) 彭介华编著， 电子技术课程设计指导，北京:高等教育出版社 ， 1996 年 。4) 高吉祥主编，电子技术基础实验与课程设计，北京：电子工业出版社，2005年。2.2 数字电子钟一 、目的（1） 掌握数字电子钟的设计方法； （2） 掌握常用数字集成电路的功能和使用。二、数字钟的功能及要求 （1）功能 设计一个具有计时、显示“时、分、秒”和校时功能的数字电子钟。 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试；（3）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、设计原理及框图图 1 数字电子钟原理框图“分”计时信号“时”计时信号“秒”计时信号校时信号数字电子钟原理如图1所示。石英晶体振荡器和分频器产生稳定的校时信号（2Hz）和“秒”计时信号(1Hz)。对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值；再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值；进一步对“时”计时信号进行24进制计数得到时计数值。秒计数值、分计数值和时计数值译码显示时间。四、典型的单元电路（1） 石英晶体振荡器图2 石英晶体振荡器用CMOS反相器和石英晶体振荡器产生一个频率稳定准确的32768z的方波信号，保证数字钟的走时准确及稳定。（2） 分频器一个14位2进制计数器和1个1位2进制计数器；（3） 60进制计数器和24进制计数器用2个10进制计数器形成100进制计数器，再做适当的反馈可构成60进制或24进制计数器。（4） 校时电路校时电路如图3 所示，用基本RS触发器消除机械开关的抖动，使校时电路稳定可靠。当开关拨到计时侧时，校时电路输出计时信号；当开关拨到计时侧时，校时电路输出校时信号。对“分”校时电路，计时信号为“分”计时信号，输出则为“分”计数器的计数信号；对“时”校时电路，计时信号为“时”计时信号，输出则为“时”计数器的计数信号。图3 校时电路计时信号校时信号（2Hz）校时计时计时信号或校时信号（5） 显示器用7段发光二极管数码显示器显示时间。可采用显示译码器74LS48驱动共阴极数码管实现计时显示。五、参考元件（1）共阴极LED数码管（2）显示译码器74LS48（3）4MHz石英晶体振荡器 (4) 计数器 74LS90(5) 门电路 74LS04,74LS10,74LS00 (6 ) D触发器74LS74六、参考文献1) 中国集成电路大全编写委员会编，中国集成电路大全TTL集成电路。北京：国防工业出版社，1985。2) 杨兆选，丁润涛编，555定时器原理及实用电路集锦，天津：天津大学出版社，1990。3) 彭介华编著， 电子技术课程设计指导，北京:高等教育出版社 ， 1996 年 2.3 自动售货机一、简介自动售货机是商业自动化的常用设备，它不受时间、地点的限制，能节省人力、方便交易。1925年美国研制出售香烟的自动售货机，此后又出现了出售邮票、车票的各种现代自动售货机。现代自动售货机的种类、结构和功能依出售的物品而异，主要有食品、饮料、香烟、邮票、车票、日用品等自动售货机。一般的自动售货机由钱币装置、指示装置、贮藏售货装置等组成。钱币装置是售货机的核心，其主要功能是确认投入钱币的真伪，分选钱币的种类，计算金额。如果投入的金额达到购买物品的数值即发出售货信号，并找出余钱。指示装置用以指示顾客所选商品的品种。贮藏售货装置保存商品，接收出售指示信号，把顾客选择的商品送至付货口。一般售货机的钱币装置由投币口、选别装置、确认钱币真伪的检查装置、计算金额的计算装置和找钱装置组成。70年代以来，出现了采用微型计算机控制的各种新型自动售货机和利用信用卡代替钱币并与计算机连接的更大规模的无人售货系统，如无人自选商场、车站的自动售票和检票系统、银行的现金自动支付机等。二、设计目的（3） 掌握有限状态机的概念和描述方法； （4） 掌握时序电路系统的设计方法；（5） 学些和掌握Verilog描述数字系统的方法；（6） 学习和掌握ModelSim等软件的使用方法；（7） 学习和了解IC设计的基本流程。三、设计题目（1） 可投5角和一元两种硬币；（2） 饮料单价为2.5元；（3） 系统能够根据用户输入的硬币，判断钱币是否足够，当所投硬币达到或者超过购买者所选面值时，则根据顾客的要求自动售货，并找回剩余的硬币，然后回到初始状态，当所投硬币面值不够时，则给出提示，并通过一个复位键退回所投硬币。然后回到初始状态。四、设计要求（1） 描述有限状态机；（本题为meely型电路，因为输出不仅与现在状态有关，还与过去的状态有关） （2） 定义输入（定义输入端口的名字，输入的个数）和输出端口（输出端口的名字和输出个数）；（定义各种输出状态，显示操作结果：包括投入的金额和饮料是否输出的显示）（3） 定义时钟；（在完成投币之后有效地操作时间）（4） Verilog代码编写；（5） ModelSim综合电路，输出电路的网表；（6） 编写测试向量，绘制测试波形；（测试功能）五、Verilog介绍Verilog HDL是目前应用最为广泛的硬件描述语言Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述Verilog HDL进行设计最大的优点是其工艺无关性这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路Verilog HDL是一种硬件描述语言(hardware description language)，为了制作数字电路而用来描述ASICs和FPGA的设计之用。Verilog 的设计者想要以 C 编程语言为基础设计一种语言，可以使工程师比较容易学习。Verilog 是由Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财产权。选择VHDL还是verilog HDL？ 这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。六、ModelSim介绍Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。ModelSim分几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本,而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。ModelSim官方网站：/可以从上面下载软件和相关的参考使用手册。七、参考资料1. 数字电子技术基础，唐治德主编，科学出版社，2008年。2. EDA技术实用教程，潘松等，科学技术出版社，2002年。3. VerilogHDL_数字设计与综合第二版，夏宇文等编，电子工业出版社，2004年。4. Verilog的学习资料，可以从网络上寻找，或者从书店、图书馆找到相关的书籍。八、Verilog入门示例在这里，我们给出一个简单的二分频电路的Verilog代码描述（half_clk.v）和测试向量（half_clk_tb.v）。module half_clk (clk,clk_o,reset); input reset,clk; output clk_o; wire in; reg out; always(posedge clk or negedge reset) begin if(!reset) out=1b0; else out=in; endassign in=!out;assign clk_o=out;endmoduletimescale 1ns/1nsmodule half_clk_tb; reg reset,clk; wire clk_o; half_clk test (clk, clk_o, reset);initial begin clk=1b1; end always #20 clk=!clk; initial begin reset=1b0; #100 reset=1b1; #1000 $stop;endendmodule九、ModelSim入门示例1. 准备两个文件：half_clk.v和half_clk_tb.v，第一个文件为设计实体文件，也就是实际设计的功能电路，第二个为测试用激励信号发生文件，给所设计的电路提供输入激励信号。2. 创建一个文件夹exa1（最好使用英文，否则容易出错）。3. 启动ModelSim软件。4. 创建新工程：保存新工程：5. 添加新文件6. 窗口设置7. 编译源文件（如果有错，需要改正错误）无错编译显示：8. 编译通过源文件后，出现供仿真用的库文件9. 找到相应库文件，执行仿真，执行测试文件（test_bench）half_clk_tb10. 进入仿真标签，执行输出波形操作11. 出现波形窗口，执行“RUN”12. 通过调整图形比例，可以看到完整的输出波形2.4 基于PSPICE的巴特沃斯滤波器优化设计一、滤波器简介滤波器是一种对信号有处理作用的器件或电路。主要作用是：让有用信号尽可能无衰减的通过，对无用信号尽可能大的衰减。低通滤波器 滤波器按照所处理的信号，可以分为：模拟滤波器和数字滤波器；按照信号的频段，可以分为：低通、高通、带通和带阻滤波器四种；按照所采用的原件，也可以分为：无源滤波器和有源滤波器。用来说明滤波器性能的技术指标主要有：中心频率f0，即工作频带的中心；带宽BW；通带衰减，即通带内的最大衰减阻带衰减等。二、巴特沃斯滤波器简介巴特沃斯滤波器是电子滤波器的一种。巴特沃斯滤波器的特点是通频带的频率响应曲线最平滑。这种滤波器最先由英国工程师斯替芬巴特沃斯（Stephen Butterworth）在1930年发表在英国无线电工程期刊的一篇论文中提出的。一级至五级巴特沃斯低通滤波器的响应如下图所示：巴特沃斯滤波器的特点是通频带内的频率响应曲线最大限度平坦，没有起伏，而在阻频带则逐渐下降为零。 在振幅的对数对角频率的波得图上，从某一边界角频率开始，振幅随着角频率的增加而逐步减少，趋向负无穷大。一阶巴特沃斯滤波器的衰减率为每倍频6分贝，每十倍频20分贝。二阶巴特沃斯滤波器的衰减率为每倍频12分贝、 三阶巴特沃斯滤波器的衰减率为每倍频18分贝、如此类推。巴特沃斯滤波器的振幅对角频率单调下降，并且也是唯一的无论阶数，振幅对角频率曲线都保持同样的形状的滤波器。只不过滤波器阶数越高，在阻频带振幅衰减速度越快。其他滤波器高阶的振幅对角频率图和低级数的振幅对角频率有不同的形状。阶巴特沃斯低通滤波器的传递函数的逼近函数为：式中，为电路阶数，为截止角频率，为通带增益。关于巴特沃斯滤波器的详细设计方法可以参考文献【1】。二、设计目的（8） 掌握滤波器的基本概念； （9） 掌握滤波器传递函数的描述方法；（10） 掌握巴特沃斯滤波器的设计方法；（11） 了解PSPICE对电路进行优化设计的基本原理；（12） 掌握利用PSPICE Optimizer对电路进行优化设计的方法和步骤；三、设计要求设计一个巴特沃斯滤波器，其技术指标为：（1） 通带截止频率：；（2） 阻带截止频率：；（3） 通带最大衰减率；2dB；（4） 阻带最小衰减率：30dB。要求：（1） 确定滤波器的阶数和传递函数；（2） 给出电路结构和元件参数；（运算放大器可以选择）（3） 利用PSPICE软件对电路进行仿真，得到滤波器的幅频响应，是否满足设计指标；（4） 如果要求其他技术指标不变（或者在合理的变化范围内），而阻带截止频率改变为15KHz，确定改变电路中的什么参数可以实现这个目标，并且启动PSPICE Optimizer对电路进行优化。四、PSPICE介绍用于模拟电路仿真的SPICE（Simulation Program with Integrated Circuit Emphasis）软件于1972年由美国加州大学伯克利分校的计算机辅助设计小组利用FORTR AN语言开发而成，主要用于大规模集成电路的计算机辅助设计。SPICE的正式版SPICE 2G在1975年正式推出，但是该程序的运行环境至少为小型机。1985年，加州大学伯克利分校用C语言对SPICE软件进行了改写， 并由MICROSIM公司推出。1988年SPICE被定为美国国家工业标准。与此同时，各种以SPICE为核心的商用模拟电路仿真软件，在SPICE的基础上做了大量实用化工作，从而使SPICE成为最为流行的电子电路仿真软件。PSPICE的学生版本（V9.1）可以在下面找到：/downloads/schematic/013/同时，在此处还可以找到关于PSPICE使用的各种文档，供参考。五、PSPICE Optimizer介绍优化（Optimizer）工具的工作流程如图所示。图中：1. 设置电路图；2. 调用PSpice进行电路特性模拟；3. 确定电路特性函数；4. 检验电路特性函数模拟结果；5. 运行灵敏度分析，确定最关键的元器件（选作项目这与读者本身知识和经验有关）；6. 确定最关键的元器件的参数；7. 设置优化特性函数，PSpice提供有53个电路特性函数（Measurement）；8. 确定优化目标函数；9. 确定约束条件和目标函数的权重；10. 选用优化引擎（Engine）；11. 运行优化工具；12. 判断电路是否满足设计要求，有3项选择：13. 否！调整优化过程；14. 否！修改修改元器件参数或电路；15. 是！已满足，依此，更新电路中元器件参数值；16. 打印输出17. 保存文件从流程图中可以看出，优化程序是在分析的基础上进行的，优化的方法涉及到了数学的最优化算法，可以参考文献【4】。六、参考资料1. 模拟电子技术基础，唐治德主编，科学出版社，2009年8月。2. 电子电路的计算机辅助分析与设计方法，汪蕙 王志华，清华大学出版社，1997年。3. PSPICE用户手册。/downloads/schematic/013/4. PSpice电路优化程序设计，李永平/董欣主编，国防工业出版社，2004年。2.5 数字式竞赛抢答器一、设计目的 掌握数字式竞赛抢答器的电路的组成、工作原理和设计方法。熟悉常用数字逻辑电路的工作原理及使用方法。二、设计内容及要求在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时还可以设置记分、犯规及奖励记录等多种功能。该设计就是针对上述各种要求设计出的供6名选手参赛使用的数字式竞赛抢答器。 本题要求是：1设计制作一个可容纳六组参赛的数字式抢答器，每组设计一个抢答按钮供抢答者使用。2电路具有第一抢答信号的鉴别和锁存功能。给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。在主持人将系统复位并发出抢答指令后，若参赛者按下抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时扬声器发出“嘀嘟”的双音音响持续23秒。此时，电路应具备自锁功能，使别组的抢答开关不起作用。抢答选手的编号一直保持到主持人将系统清零为止。3设置记分电路。每组在开始时预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。4设置30秒的抢答定时电路。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时时间。若30秒内无人抢答，倒计时结束时，扬声器响，音响持续23秒。若参赛选手在设定时间（30秒）内抢答有效，则抢答成功，扬声器响，音响持续23秒，同时定时器停止倒计时，抢答显示器上显示选手的编号。抢答成功后立即启动2分钟的答题定时电路，定时显示器上显示剩余答题时间，并保持到主持人将系统清零为止。5设置犯规电路。对提前抢答和超时抢答（答题时间设定为2分钟）的组别鸣喇叭示警，并由组别显示电路显示出犯规组别。6. 用石英晶体振荡器或555集成定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。三、设计思路（1）本题的根本任务时准确的判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器和锁存器等。在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效，否则应视为提前抢答而犯规。（2）当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别。还可以用鉴别出的第一抢答信号控制一个具有两种工作频率的交替变化的音频振荡器工作，使其推动扬声器发出两个笛音音响，表示该题抢答有效。（3）记分电路可采用3位七段数码管显示，由于每次都是加或减10分，故个位总保持为零，只要十位和百位做加/减计数即可，可采用两级十进制加/减计数器完成。四、参考方案1总体方案原理框图：清零命令主持人抢答开关组别锁定第一信号鉴别组别显示(数码管)组别显示(LED)窄脉冲形成稳压电源图1 数字式智力竞赛抢答器原理框图定时器犯规电路音频信号发生器预置记分电路加分(主持人)减分(主持人) 其工作原理为：接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置拨至开始状态，宣布开始，抢答器工作。抢答定时器30秒倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示等功能。如果再次抢答必须由主持人再次操作清除和开始状态开关。 2 单元电路参考方案(1)抢答开关电路参考方案1 利用8线/3线优先编码器74148实现抢答功能的鉴别与锁存，电路如图所示。 图2 抢答开关电路方案1图该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示该编号；二是禁止其他选手按键操作无效。工作过程：开关S置于清零端时，RS触发器的 端均为，个触发器输出置，使74LS148的 ，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，QQQ=101,经译码显示为。此外，1，使74LS148的 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为，使，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置于“清除”端，然后再进行下一轮抢答。74LS148为线线优先编码器，图3为其功能表。 图3 74LS148的功能真值表74LS48功能说明： 动态灭零输入端：低电平有效。当1、0、且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0736.40可显示为736.4。74LS48外部接线图思考：图2所示的抢答开关电路能否改进？怎样改进？(2)抢答开关电路参考方案2利用8D锁存器74373实现抢答功能的鉴别与锁存，电路如图3所示。74LS373S6D6Q6L6R16R6VD6图3 抢答开关电路方案2图利用74LS373设计的抢答器电路它由一片8D锁存器74LS373。8D锁存器有8个D触发器输入端，设计中只需利用其中的6路输入。6只组别按键开关S1-S6，6组别抢答有效的状态显示发光二极管L1-L6，一个复位按键FW等组成。该6路竞赛抢答器，每组受控于一个抢答按键开关，高电平表示抢答有效。 设置主持人控制键FW用于控制整个系统清0和抢答有效开始控制的启动。每按下一次复位键FW时，使8D锁存器的控制端G为高电平，若组别按键开关S1S6中任何一个都没按下，即对应8D锁存器的输入端D均为低电平，则此时6个输出端均为低电平,对应的发光二极管均不点亮，表示抢答者正在准备抢答状态。按下复位键FW时，8D锁存器的控制端G为高电平，若组别按键开关S1-S6中存在一个或几个处于按下状态，即与之对应的8D锁存器的输入端D为高电平，此时与之对应的8D锁存器的输出端立即为高电平，对应的发光二极管被点亮，表示抢答者违规了。只有每按下一次复位键FW，并在复位键FW抬起后，抢答才是有效的。 系统具有第一抢答信号鉴别和锁存功能。在主持人将系统复位并使抢答有效开始后,第一抢答者按下抢答按钮。对应的输入引脚接高电位1，8D锁存器的对应输出端立即为高电平1，二极管VD1-VD6组成了或门电路。使三极管VT1基极得到高电位而饱和导通使锁存器的G为低电平,将8D锁存器的输入信号锁存在了输出端,输入端的信号变化将不在影响输出端。对应点亮的发光二极管指示出第一抢答者的组别，也可以采用其它门电路来鉴别第一抢答信号。(3)定时电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。图4 可预置时间的定时电路（4）报警电路由555定时器和三极管构成的报警电路如图5所示。其中555构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。图图5 报警电路（4）时序控制电路 时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。图6 时序控制电路图6的工作原理是：主持人控