数字电子技术试题.doc

数字电子技术试题一、判断题1、译码器可以实现逻辑函数也可以做数据分配器用。 （ ）2、逐次比较型A/D转换器转换时间很快，所以不需要保持器来保持采样信号。（ ）3、施密特触发器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。 （ ）4、三态门即可以实现数据的双向传送也可以实现数据的分时传送。 （ ）5、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。 （ ） 二、选择题1、下面是四种编码方式，找出其中一种与另外三种不同的编码方式 。 A、5211码 B、余3码 C、余3循环码 D、格雷码2、以下表达式中符合逻辑运算法则的是 _ 。 A、CC=C2 B、1+1=10 C、01 D、A+1=1 3、逻辑函数的表示方法中具有唯一性的是_ 。 A 、函数式 B、表达式 C、逻辑图 D、卡诺图4、在一个8位的存储单元中，能够存储的最大无符号整数是_ _。A、（400）8 B、（127）10 C、（FF）16 D、（256）105、对于钟控RS角发器，若要求其输出“0”状态不变，则输入的RS信号应为 A、RS=X0B、RS=0X C、RS=X1 D、RS=1X6、设两个四位二进制数A3A2A1A0和B3B2B1B0，问图示电路完成的功能是 。A、两个四位二进制数相加 B、两个四位二进制数相减C、两个四位二进制数比较大小 D、两个四位二进制数比较是否相同7、以下电路中，_加以适当辅助门电路， 适于实现单输出组合逻辑电路。 A、二进制译码器 B、数据选择器 C、数值比较器 D、七段显示译码器8、某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 _ 个触发器。 A、10 B、60 C、525 D、15009、在下列触发器中，有约束条件的是 。A、主从JK 触发器 B、主从D触发器 C、同步RS 触发器 D、边沿D 触发器10、以下各电路中，_可以产生脉冲定时。A、多谐振荡器 B、单稳态触发器 C、施密特触发器 D、石英晶体多谐振荡器11、寄存器没有 的功能。A、移动 B、比较C、并/串转换 D、计数12、 电路在任何时刻只能有一个输出端有效。A、二进制译码器 B、二进制编码器 C、七段显示译码器 D、十进制计数器13、已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是逻辑门的波形。A、与非门B、异或门C、同或门D、无法判断14、下列说法正确的是 。A、数字信号在大小上不连续，时间上连续，模拟信号则反之B、数字信号在大小上连续，时间上连续，模拟信号则反之C、数字信号在大小和时间上均连续，模拟信号则反之D、数字信号在大小和时间上均不连续，模拟信号则反之15、下列几种说法中与BCD码的性质不符的是 。A、 一组4位二进制数组成的BCD码只能表示1位十进制数。B、 BCD码是一种人为选定的0-9的十个数字的代码。C、 BCD码是一组4位二进制数，能表示16以内的任何一个十进制数。D、BCD码有多种表示形式。16、二输入与非门当输入变化为 时，输出可能有竞争冒险。A、 0110 B、 0010 C、 1011 D、 110117、若将一个异或门（输入端为A、B）当作反向器使用，则A，B端应按 连接。A、A或B中有一个接1 B、A或B中有一个接0 C、A和B并联使用 D、不能实现18、 三极管作为开关时工作区域是 。A、 饱和区+放大区 B、 击穿区+截止区C、放大区+击穿区 D、饱和区+截止区19、一个五位的二进制加法计数器，由00000状态开始，按自然态序计数，问经过75个输入脉冲后，此计数器的状态为 。A、 01011 B、 01010C、 11111 D、 0110020、n位触发器构成的扭环形计数器，其无关状态数有 个。A、2n-n B、2n-2n C、2n D、2n-1三、填空题1、对于JK触发器，若J=K，则可完成 触发器的逻辑功能。2、51个“1”连续进行异或运算，其结果是 。3、TTL电路和CMOS电路相比较明显的特点是，工作速度上_ _，功耗上CMOS电路比TTL电路功耗小。4、时序逻辑电路可分为Mealy型和 型。5、（31.25）10( )余3码（ ）166、欲把输入的正正弦波信号转换成同频率的矩形波信号，可以采用 电路。7、不会出现的变量取值所对应的_ _叫做约束项。8、设存储器的起始地址为全0，按照字节编址的存储系统16K * 8的最高地址为 H。 9、A/D转换的基本步骤是采样、保持、量化、 四个。10、逻辑函数F=A+B可化简为_ _。11、时序电路使用时钟脉冲下降沿更新状态的主从触发器，已知及输入的波形如图所示，则的取值(自左至右)是 。12、逻辑函数F=A+B的对偶函数FD= 。13、如图所示的时序电路，若初始状态0000，则经过八个时钟脉冲输出序列 。14、某RAM有8位数据线，16位地址线，其存储容量是 。四、综合题1、化简 （1）用公式法化简下面表达式，结果分别用最简“与或”表达式和“与非”表达式两种形式实现。 F=ACD+BC+BD+AB+AC+BC 解：F=ACD+BC+BD+AB+AC+BC+AC添项法增加AC =ACD+BC+BD+AB+C+BC =ACD+BC+BD+AB+C+B =ACD+BC+C+B =ACD+C+B =AD+C+B （2）用卡诺图化简下面函数。结果分别用最简“与或”表达式和“与非”表达式两种形式实现。（2）Y=C + +(与或表达式) (与非表达式) 2、试用两片74LS138与适当的门电路设计一个多输出逻辑函数，它的输入是4位二进制码ABCD，输出为： F1 ：ABCD是4的倍数。 F2 ：ABCD比2大。 F3 ：ABCD在811之间。 F4 ：ABCD不等于0。要求：（1）分别写出F1 、F2 、F3 、F4的逻辑表达式（2）画出逻辑连线图。 2、（1）由题意，各函数是4变量函数，故须将74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端 A3 、A2 、A1 、A0 ，可写出各函数的表达式如下： （每个表达式占2分，共8分）（2）实现电路如下图所示： 3、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形4、根据ROM存储矩阵连线图写出输出逻辑表达式，能化简则化简至最简与或式。指出逻辑功能。4、解： （1分） （1分） （1分） AC+BC+AB (1分) X、Y实现的是全加器的功能，X为相加的和，Y为向高位的进位。（2分）5、用数据选择器组成的电路如图所示。试写出该电路输出函数的逻辑表达式。5、解； 6、试分析如图所示电路，写出驱动方程，状态方程，画出状态图，说明计数器类型。6、解：驱动方程：J0 = ，K0 = 1 J1 = Q0 ，K1 = Q0 J2 = Q0 Q1，K2 = 1 （每个式子0.5分，共3分）状态方程 ：Q0n+1=J0 Q1n+1 = Q1Q0 Q2n+1 = Q1Q0 （每个式子1分，共3分）状态图如下图所示： （每个状态0.5分，共3分，可酌情计分）该电路是同步五进制加法计数器。 （3分）7、电路如图： （1）写出两片之间的连接方式与特点。（2）分析电路为几进制计数器。（3）两片之间是几进制。 要求写出分析步骤 7、解：（1）、连接方式与特点：异步CP方式。