阻抗资料说明.doc

(一) 何谓阻抗?阻抗是用来评估电子组件特性的一个参数。阻抗的定义是组件在既定频率下对交流电的总对抗作用。(二) 为何要阻抗控制?因为PCB传输线中的特性阻抗值必须匹配Driver与Reciver的电子阻抗，否则会造成讯号能量的反射、衰减，以及讯号到达时间之延误，严重时无法判独及开机。电路板线路中的讯号传播时，影响其“特性阻抗”的因素有线路的截面积，线路与接地层之间绝缘材质的厚度，以及其介质常数等三项。影响阻抗最多部分为:1、线宽，2、pp 厚度，3、介电值(FR-4 =4.3) 其次是 防焊厚度，侧蚀,铜厚.等等 这些会改变磁力线分布， 进而改变组抗之变量，先了解组抗公差值要求，再反推制程最大公差值，以软件计算是否可达成。PCB 制程管制重点为用对材料/线径公差10%以内/压后层间厚度准确10%以内，即可达到设计要求。(三) 何谓Er值?通常介质常数或称相对电容率既是每单位体积的绝缘物质在每一单位之电位梯度下所能储存的静电能量。介质常数高则信号传输不少被储存在板材中而造成信号不佳及传播速率减慢。一般对于信号质量要求高者会限用PTF(铁弗龙)就是因为其Er=2.5。(四) 一般阻抗分3类：1. 特性阻抗(impedance)。PS： 如客户针对4层板，外层线宽进行阻抗之控制，其计算外层线宽阻抗软件模式如下。其阻抗条之设计如下：PS： 如客户针对6层板，其1，3，4，6层为走线层，皆须进行阻抗线宽之控制，注意内层L3&L4之阻抗线宽需措开不可重迭，避免影响阻抗值之测试，其计算内层线宽阻抗软件模式如下。其阻抗条之设计如下：PS： 如客户针对6层板，其1，3，6层为走线层，皆须进行阻抗线宽之控制，其阻抗条之设计如下：PS： 如客户针对4层板，内层(2，3层)线宽进行阻抗之控制，注意阻抗线宽上下对应层皆铺设铜箔，其L2&L3之阻抗线宽设计需措开不可重迭，避免影响阻抗值之测试，其阻抗条之设计如下：ps：客户制作内层阻抗，需注意其要求之组抗线宽，上下对应层是否有覆盖铜箔或没覆盖铜箔，上下皆有覆盖上铜箔，其计算软件同上，如果有一层为没覆盖上铜箔，另一层有覆盖上铜箔，其阻抗计算软件模式如下。其阻抗条设计如下：PS： 如客户针对4层板，外层&内层线宽进行阻抗之控制，注意内层之阻抗线宽需措开不可重迭设计，避免影响阻抗值之测试，其阻抗条之设计如下：2.差动阻抗(differential impedance)。PS：客户针对4层板，外层之线宽/间距/线宽 进行阻抗之控制，其计算阻抗线宽/间距/线宽之阻抗软件模式如下。其阻抗条之设计如下：PS： 如客户针对6层板，其1，3，4，6层为走线层，皆须进行阻抗线宽之控制，其计算内层线宽阻抗软件模式如下。其阻抗条之设计如下：3.RANBUS阻抗。PS：客户针对4层外层某种线宽/间距进行阻抗线宽控制，其计算外层RANBUS阻抗软件模式如下。其阻抗条之设计如下：PS：客户针对6层(1,3,4,6)某种线宽/间距进行阻抗线宽控制，需注意内层阻抗线宽需措开，不可重迭，避免影响阻抗值之测试，其计算内层RANBUS阻抗计算软件模式如下。其阻抗条之设计如下：(五) coupon设计注意事项：1. 一般阻抗之设计有设计层(线路层)，及参考接地层(对应层)，如客户无规格限定,4层板之规格为L1(设计层)-L2L2接地层(对应层)，L3L3接地层(对应层)-L4(设计层)。2. 内层有阻抗控制需注意，如连续2层皆有线宽控制，无其它层别接地层铜箔(对应层)阻隔，其线宽之设计需措开，不可重迭，避免影响阻抗值之测试。3. 一般外层阻抗线宽需有铜条保护，其铜条