数电复习提纲.doc

复习提纲第二章（1）逻辑代数的基本公式、常用公式和基本定理（2）从真值表写逻辑函数式的方法；（3）从函数式列真值表的方法；（4）从逻辑图写函数式的方法；(5)从函数式画逻辑图的方法。（6）不同表达式形式的转换方法。（7）公式化简法。（8）卡诺图 化简法。第三章 门电路（1）分立元件门电路的结构及原理（2）各种门电路的符号、功能及使用方法（3）集成门电路的几种外特性第四章 组合逻辑电路（ ）组合电路的分析根据已经给定的逻辑电路，描述其逻辑功能。（2）组合电路的设计根据设计要求构成功能正确、经济、可靠的电路。（3）常用的中规模组合逻辑模块掌握加法器、比较器、译码器、编码器和数据选择器等标准化的中规模集成器件的逻辑功能、使用方法，能运用这些器件设计出任何其他逻辑功能的组合逻辑电路。第五章 触发器（1）触发器的概念（2）电平触发、时钟控制、边沿触发的动作特点（3）各触发器的逻辑功能掌握触发器的逻辑功能、使用方法，会画时序图。第六章 时序逻辑电路时序电路由记忆电路和组合电路两部分组成，具有存储作用。同步时序电路：1、同步时序电路的分析2、同步时序电路的分析计数器可分为同步、异步两种；同步计数器的工作频率高，异步计数器电路简单。移位寄存器分为左移、右移及双向。本章重点（1）熟练读懂中规模时序模块的功能表；（2）熟练掌握中规模模块电路的功能扩展；（3）具备应用时序模块及组合电路构成 给定逻辑功能电路的能力如任意进制计数器的构成方法、顺序脉冲产生器、序列产生器等第7章 半导体存储器 ROM、RAM的基本结构、特点及工作原理 存储容量的概念及其扩展方法第10章 脉冲波形的产生与整形 555定时器的工作原理及逻辑功能 由555定时器构成单稳、多谐、施密特触 发器的电路结构、工作原理、参数计算第11章 A/D与D/A A/D与D/A的基本概念 几种常见的A/D与D/A的电路结构、工作原理、及主要指标典型例题解： 画出F的K图。给出的F为一般与或式，将每个与项所覆盖的最小项都填1，K图如图1-11所示。 解： 画出F的卡诺图如图1-17(a)所示。是约束条件，在卡诺图中相应的位置填。 画出逻辑电路，如图1-17(b)所示。 5.分别写出如图1 所示电路中各输出函数的表达式： 6.根据下面电路，分别填写E1、E2逻辑电平。 E1E2ABBAAB为高阻8. 74153和74138分别为4选1数据选择器和3线-8线译码器，写出图3所示电路中各输出函数的最简与或表达式：F3= F4= F5= 9. 如图是某ROM存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。试分别写出D3、D2、D1关于A3A2、A1、A0的逻辑表达式。图中的点表示在行线和列线交叉处连接了存储元件。写出各输出端的逻辑表达式 10.分析逻辑电路的功能，并将逻辑函数式化简 11.试分析图示由三个1位全加器构成的组合电路，写出输出方程式，并说明其功能12.试用3线8线译码器74138 和门电路产生如下多输出逻辑函数: 13.请用两个4-1数据选择器设计实现一个一位全加器。要求列出真值表或卡诺图，写出输出函数的逻辑表达式。根据如图所示给定的各数据选择器的数据输入端的逻辑变量，请画出完善的逻辑电路图。14.设计一个四舍五入判别电路。输入为一组4位8421BCD码I3I2I1I0；当I3I2I1I00101时，输出F为1，否则为0。1.试用4-1数据选择器及必要的门电路2.试用最少的门电路实现 13题图14题图15.试利用一片3-8线译码器接成一位全减器(即一位带借位的二进制减法电路)。可以附加必要的门电路。 16.用74283构成并行加法/减法器：27.试用JK触发器设计一个同步五进制减法计数器。16题图17.用74283构成一位8421 BCD码加法器：18.画出图电路的Q1、Q2端在输入信号Rd、CP作用下的时序图。 19.试画出在CP脉冲、D、RD作用下，图中触发器 Q1、Q2端的波形 20.分析如图所示时序逻辑电路的功能，写出驱动方程、状态方程，画出状态图和时序图，并说明电路能否自启动(设初始状态均为零)。 21.分析如图所示移位寄存器型计数器的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 22.在图示电路中，Ra、Rb、R1、R2分别为四个4位移位寄存器，其移位方向如图示为右移，设Ra、Rb内已存有二进制数码（见图），则在第四个CP脉冲作用后，移位寄存器R1中的数码为 ，R2中的数码为 ； 23.分析图 示电路的功能。解：该电路是由移存器74LS194和 8 选 1 数据选择器组成的Moore型同步时序电路，X为外部输入，Z为外输出。 求激励方程和输出方程。 列态序表。 由激励方程可知，S1S0=10，故74LS194一直进行左移操作，由于状态变化会使SL变化，从而又使状态更新， 于是可列出X=0、X=1的态序表如表 7-25 所示。 分析功能。 由表7-25可见，该电路为可控序列码发生器，当X=0时产生 1001011 序列，当X=1 时，产生 1010011 序列。 24.试分析如图计数器的分频比即Y与CP的频率之比。25.说明图示电路中CT74160构成的是几进制计数器？并画出其有效循环状态图；画出在给定的CP脉冲作用下输出Y的波形图（设初态为0）。26.同步4位二进制集成计数器CT74161的常用符号和功能表如图示1.说明图示电路为几进制计数器，并画出其主循环状态图；2.用反馈清零法将其构成一个同步38进制计数器。 27.试