数电复习提纲.doc

第一章：1.物理量的变化在时间和数量上都是离散的称为数字量，如果是连续的则是模拟量。2.几种常用数制之间的相互转换如（8A.B6）16=（ 138.71 ）10=（1000 1010.1011 0110 ）2=（212.554）83.十进制数92对应的8421BCD为（1001 0010）4.8421码又称BCD码，是十进制代码中最常用的一种，8421码属于恒权码。5.利用8位的二进制补码表示【-13】补=11110011和【+13】补=0000 11016.下列哪个数是合法的八进制数、121 、228 、921 、1A2第二章：1. 在何种输入情况下，“与非”运算的结果是逻辑0、全部输入是0 、任一输入是0、全部输入是1 、仅一输入是02.“或非”门只要输入端有一个信号为1，输出就为0，输入信号全为1，输出才为03. 基本公式和常用公式表4 . 公式法化简和卡诺图化简方法如：p41 ,p42的例题，四变量的卡诺图化简（包含了无关项或是约束条件的），主要参考例题和课后练习题第三章：1.晶体三极管有三极分别为基极、发射极、集电极，导通条件是当基极与发射极之间的电压大于导通电压时，处在导通状态。可以工作在饱和导通区、放大区和截止区2.二极管具有单向导电性3.MOS管具有三极栅极、源极和漏极，对于N沟道增强型MOS管导通条件是当栅极、源极之间加正向电压并且大于预置电压（该电压大于0）时导通否则截止。对于P沟道增强型MOS管导通条件是当栅极、源极之间加负正向电压并且小于预置电压（该电压小于0）时导通否则截止。4.OD、OC门电路使用时的注意事项，以及TTL,COMS集成电路的注意事项5.P156题14和题15第四章：1.组合电路的输出与电路的历史状况无关2.常用的组合逻辑电路有编码器、译码器、数据选择器加法器、数据比较器3、数据选择器的功能是（ ）。、从两路输入信号中选一路输出 、把一路信号分时从几路输出。、从多路输入信号中选一路输出 、输出多路数据4、在下列逻辑电路中，属于组合逻辑电路的是.( )。、编码器 、寄存器 、计数器 、触发器5、组合电路中，消除竞争冒险的常用方法有( )。、引入封锁脉冲，引入选通脉冲、接入滤波电容、修改逻辑设计增加冗余项、A,B和C都是6.检查竞争冒险现象通过检查逻辑函数，只要输出函数在一定条件下能化简成Y=A+A Y=A.A7.组合电路的分析与设计主要参看实验题，例如利用138译码器设计全减器或全加器，或者扩展成4-16线译码器，布置的练习题T4.6,T4.14,T4.238. 试利用3线-8线译码器74HC138和门电路设计一个多输出的组合逻辑电路。输出的逻辑函数式为： 第五章：1.RS,T,T触发器的特性方程，特性表熟练掌握，对于采用边沿触发JK触发器，D触发器的特性方程和特性表，输出波形图，必须熟练掌握，具体参见课件例题以及课后习题2.触发器能自行保持两个稳定状态3已知边沿JK触发器各输入端的电压波形如图所示。 （1）写出边沿JK触发器的特性方程，特性表；（2）对应图中各输入端的电压波形，画出电路Q端波形。 4. 已知边沿D触发器电路如图，假设边沿触发器的初态为0，按步骤完成下面分析。 解：（1）写出D触发器的特性方程： = 。 （2）写出图中电路的次态函数： = 。 （3）对应CLK 波形，画出电路Q端波形。 CLK 0tCLKQ5.课后习题如P252 T14，T18，T19等6. 数字集成电路中边沿触发器电路主要有： 利用CMOS传输门的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器第六章：1.串行加法器是时序逻辑电路2.时序电路根据输出信号的特点分为米利型（输出信号不仅取决于存储电路的状态还取决于输入变量）和穆尔型（输出信号仅取决于存储电路的状态）3.一个触发器能储存1为二值代码，所以用N个触发器组成的寄存器能存储一组N位的二值代码。4.移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算以及数据处理。在4个时钟周期内输入代码依次为1011，移位寄存器的初始状态为0000，经过四个时钟周期后，右移输出值为11015.熟练掌握时序电路的分析和设计方法，参考课件习题和课后练习题如试用4位同步二进制计数器74LS161接成十二进制计数器。 （要求：画出状态转换图；写出设计过程，并标出输入、输出端，附加必要的门电路，画出连线图。EPETCLKD0D1D2DCQ1Q2Q3Q074LS161RLDLDR分析图中时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。（按提示步骤完成分析过程） （12分）解：（1） 如图所示，JK触发器的时钟信号采用 （同步异步）方案。（选择题）（2） 写出驱动方程为J0= K0= J1= K1 = （3） 将驱动方程代入JK触发器的特性方程 （4） 得到电路的状态方程： Q0*= Q1*= （5） 电路输出方程为： Z= （6） 电路的状态转换图： （7） 判断电路是否能自启动。 第七章第十章：1、了解施密特触发器、单稳态触发器、多谐 振荡器的电路结构、功能、特点和应用； 2、了解555定时器电路结构图和相应的功能表 及应用（实现多谐振荡器等）3、存储器的分类，以及ROM和RAM的分类，存储器容量的计算4、一个容量为2564位的RAM，就是一个有256个4位寄存器的RAM。字线256根位线4根，地址信号线8根，数据线4根5、可编程逻辑器件的分类6、555器件是定时器，可实现多谐振荡器，但不能实现单稳态触发器电路7、PLD是可编程逻辑器件的简称。下列器件，无稳定状态的是.、多谐振荡器 、单稳态触发器 、施密特触发器 、JK触发器8、用555定时器组成施密特触发器，VCC18V，当输入控制端CO悬空时，回差电压为。、4V 、6V 、8V 、12V9、静态随机存储器即 、ROM 、SRAM 、DRAM、PROM10、下列可编程逻辑器件中，属于低密度PLD的是、PAL 、CPLD 、FPGA、EPLD11、石英晶体多谐振荡器的突出优点是振荡频率稳定12、CPLD和FPGA是高集成度的可编程器件，两者在电路结构形式和工作方式上没有区别。（ ）13、只读存储器具有8根地址线和4根数据线，则该存储