数字电子技术试题2.doc

数字电子技术基础考试试卷（A）卷一、 填空题(20分，每小题2分)1、TTL门电路一般由 、 、 三级电路组成。2、三变量逻辑函数中，逻辑项的相邻项分别是 。3、GAL的中文含义是 ，其输出电路叫做 。4、将2010个“1”异或起来得到的结果是 。5、对于TTL门电路， = ，对于CMOS门电路， = 。6、对于JK触发器，若J=K，则可完成 触发器的逻辑功能；若，则可完成 触发器的逻辑功能。7、要将脉宽不规则的脉冲信号变换成等脉宽的脉冲信号，应选用 电路。8、数-模转换器的性能可用 和 来表示，一个8位数-模转换器电路，若参考电压=5V，输入的数字量为10110010，则输出模拟电压Vo的绝对值约为 伏。9、存储容量为1K8位的RAM存储器，其地址线为 条，数据线为 条。10、如果把两输入端的异或门、或非门作非门使用，其多余输入端的接法是：异或门的多余端 ，或非门的多余端 。二、 选择题（10分，每题1分）1、设图1中所有的触发器的初始状态皆为1，找出图中触发器在时钟信号作用下，输出电压波形恒为1的是（ ）。“1”CLKJ QK Q QD QCLK“1”CLKJ QK QCLKJ QK Q （a） (b) (c) (d) 图12、在下列几种TTL电路中，输出端可以实现线与功能的电路是（ ） A、或非门 B、与非门 C、异或门 D、OC门3、某电路的输入波形和输出波形如图2所示，则该电路为（ ） 图2 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器4、要将方波脉冲的周期扩大10倍，可采用（ ） A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器D、10位D/A转换器5、下列电路中，能把并行数据变成串行数据的电路是（ ） A、加法器 B、3/8线译码器 C、移位寄存器 D、计数器6、用D触发器设计一个24进制的加法计数器，需要用到（ ）个D触发器。A、2个 B、3个 C、4个 D、5个7、PLD是指下列名称中的（ ） A、可编程逻辑阵列 B、可编程逻辑器件 C、可编程阵列逻辑 D、通用可编程逻辑阵列8、在四变量卡诺图中，下列各组最小项中逻辑上不相邻的一组最小项为（ ）。 A、m1与m3 B、m4与m6 C、m5与m13 D、m2与m89、一个5位的二进制加法计数器，由00000状态开始，按自然二进制码的顺序计数，问经过85个输入脉冲后，此计数器的状态为（ ） A、01011 B、11010 C、11111 D、1010110、能起到定时作用的电路是（ ） A、单稳态触发器 B、施密特触发器 C、多谐振荡器 D、双稳态触发器三、 简答题（28分）1、利用反演定理和对偶定理求函数的反函数和对偶函数。（4分）2、用卡诺图法化简下面将具有约束项的逻辑函数，要求有化简过程（6分）。+ 3、指出图3中各电路输出电平的高低（6分）。图34已知CMOS边沿触发结构JK各触发器的输入端的电压波形如图4所示，试画出Q端的电压波形。(6分)S1JC11KRQCLKJK0CLKJK图4 5图5是由两片同步十六进制计数器74LS163组成的计数器，试分析每片是几进制计数器？两片串联起来是几进制计数器？74LS163的功能表如表所示.（6分）图5四、综合题（14分）由双四选一数据选择器74HC153构成的组合逻辑电路如图6所示，分析电路的逻辑功能，并用74LS138译码器重新实现之。要求：（1）写出Z的表达式，列出真值表；(2)画出用74LS138实现的电路图。74LS138的符号如下图所示，当时，对于四选一数据选择器，在芯片选通的情况下，。S1S2S3A2A1A0图6 五、 设计题（14分）用一片4位二进制加法计数器74LS161和必要的门电路设计一个可控分频器，当控制信号M=1时，输出信号的频率是输入CLK信号频率的1/12；当控制信号M=0时，输出信号的频率是输入CLK信号频率的1/6。要求采用置数法（利用LD端），同时利用74LS161的进位信号，输出信号从进位信号端输出。74LS161的逻辑符号如图7所示,其功能表如下图。 图7六、 分析题（ 14分）试分析图8所示时序逻辑电路的逻辑功能。图中X为控制信号，CLK为一连续脉冲。D触发器为上升沿触发的边沿