高级电工电子技术(理论)教学课件.doc

维 修 电 工（高级） 主讲：徐建芳松江新桥职业培训中心 第一篇 电子技术第一单元 负反馈放大器第一节 反馈的基本概念一 什么是反馈反馈的定义：把放大器输出量的一部分或全部，通过一定的电路返送回输入端的一种连接方式。二 反馈的种类 正反馈1 按反馈的极性： 负反馈 直流反馈 2. 按反馈量的种类： 交流反馈 电压反馈3. 按输出端的取出方式： 电流反馈 串联反馈4. 按输入端的引入方式： 并联反馈正反馈输出量比没有反馈时大。负反馈输出量比没有反馈时小。直流反馈反馈量只有直流。交流反馈反馈量只有交流。直流负反馈是为了稳定电路的静态工作点。交流负反馈是为了改善放大器的动态性能。电压反馈：是指反馈量取自输出电压的，或者说反馈量的大小是正比于输出电压的。电流反馈：是指反馈量取自输出电流的，或者说反馈量的大小是正比于输出电流的。串联反馈：是指反馈量与电路的输入量是以电压加减的形式，也就是串联的形式相叠加的。并联反馈：是指反馈量与电路的输入量是以电流加减的形式，也就是并联的形式相叠加的。放大电路负反馈的四种组态：1.电压串联负反馈 2.电压并联负反馈 3.电流串联负反馈 4.电流并联负反馈第二节 负反馈放大器反馈组态的判别一极性的判别判别反馈极性的方法：采用瞬时极性法。二 直流与交流反馈的判别判别直流反馈还是交流反馈可以分别通过直流通路与交流通路来判别，直流通路中存在的反馈是直流反馈，交流通路中存在的反馈是交流反馈。三 电压与电流反馈的判别方法一：负载RL交流短路后，反馈信号消失是电压反馈；如果反馈仍存在是电流反馈。方法二：反馈引出端与输出端在同一点上，为电压反馈； 反馈引出端与输出端不在同一点上，为电流反馈。四 串联与并联反馈的判别反馈引入点与Ui不在同一点上，为串联反馈；反馈引入点与Ui在同一点上， 为并联反馈。第三节 负反馈电路放大倍数的一般表达式一 负反馈放大器的方框图开环没有反馈通路闭环有反馈通路，则，负反馈，则，正反馈，则，自激振荡称为反馈深度，表示电路中施加反馈的程度，此值愈大，反馈愈深，放大倍数下降愈多，对放大电路性能的影响愈大。如果,这种情况称为“深度负反馈”。深度负反馈放大电路的增益仅取决于反馈系数的倒数，而与基本放大电路的参数基本无关。能成为深度负反馈，是因为A0充分大，所以运放能满足深度负反馈的条件。第四节 负反馈对放大电路性能的影响一 减小并稳定放大倍数二 扩展通频带三 改善非线性失真、抑制噪声和干扰四 改变输入电阻和输出电阻电压反馈稳定输出电压或减小输出电阻电流反馈稳定输出电流或增大输出电阻串联反馈增大输入电阻并联反馈减小输入电阻第五节 深度负反馈放大器电压放大倍数的估算在深度负反馈放大器中利用“虚短”和“虚断”估算电压放大倍数。虚短因为是深度负反馈，净输入量是极小的，所以认为输入是短路的。虚断因为净输入量极小，输入电流Ii0，所以认为输入是断路的。一 电压串联负反馈二 电压并联负反馈三 电流串联负反馈四 电流并联负反馈重点分析例题和书后习题第六节 负反馈放大器的自激振荡与消振一 负反馈放大器产生自激振荡的原因在多级放大器中，反馈太深会产生自激振荡，因为除了基本相移外还会产生附加相移。直接耦合的多级放大器会产生高频自激；阻容耦合的多级放大器还会产生低频自激。二 消除高频自激的措施在电路中接入RC校正电路三 消除低频自激的措施用去耦电路第二单元 运算放大器及其应用第一节 运算放大器的结构及其主要技术指标 运算放大器最早是在模拟计算机中作运算、放大使用而得名，简称“运放”。运放是高增益的直接耦合的多级放大电路。一 运放的原理框图和符号 运放的原理框图输入级：通常由差动放大电路构成，目的是为了减小放大电路的零点漂移、提高输入阻抗。中间级：通常由共发射极放大电路构成，目的是为了获得较高的电压放大倍数。输出级：通常由互补对称电路构成，目的是为了减小输出电阻，提高电路的带负载能力。由于运放是高增益的多级直接耦合放大电路，解决温漂是它的首要任务，所以运放输入级都采用差动放大电路。二 运放的主要技术指标1.开环差模放大倍数Aod运放在没有反馈时的差模电压放大倍数。20lgAod=20lg (Uod为差模输出电压，Uid为差模输入电压)在应用中希望Aod愈大愈好，Aod越大，电路越稳定，运算精度也越高。它是集成运放分档的重要依据之一，一般把大于100dB称为高增益，80dB100dB之间，称为中增益，60dB80dB之间为低增益。2. 共模抑制比CMRR差模放大倍数与共模放大倍数之比。20lgCMRR=20lg (Aod为差模增益，Aoc为共模增益)。共模抑制比愈高，电路受共模信号的干扰的影响愈小，产生的零漂也愈小。一般应大于80dB。3. 输入失调电压U在输入端所加的使输出电压为0的微小电压。U一般小于70mv,它的大小反映了运放内部电路不对称的程度。其数值越小表示运放的零漂越小。三 运放的两种应用方式运放的应用方式有线性应用和非线性应用两种。1. 运放的传输特性 图中的BC段，输出电压随输入电压作线性变化，运放工作在线性区，运放内部三极管都工作在放大区，Uo=Aod(U-U+)(反相)。但在AB与CD段，输出电压却不随输入电压的改变而变化，分别只有UOH和UOL两个固定值，运放的输入输出关系为非线性关系，此时运放工作在非线性区，运放内部三极管都工作在饱和或截止区。由于运放的Aod极高，差模输入电压只有极小范围内才能工作在线性区，为了使运放工作在线性区，电路必须具有很深的负反馈，因此运放电路是否具有深度负反馈可以作为判别运放是线性应用还是非线性应用的依据。2. 理想运放 自从1964年生产第一个集成运放以来，经过40多年的努力，至今已达到了理想运放的条件。理想运放参数具有以下七个特征：1)开环差模放大倍数为无穷大。2)两输入端之间的输入电阻为无穷大。3)共模抑制比为无穷大。4)输出电阻为零。5)失调电压、偏置电流、失调电流为零。6)漂移为零。7)通频带为无穷大。本书后面的运放分析都按理想运放处理。第二节 运放的线性应用在分析线性应用的运放电路时，由于其工作状态为深度负反馈，所以按照“虚短”和“虚断”的原则分析。虚短运放的两个输入端的电位相等。U-=U+虚断运放的两个输入电流为0。 I+= I-= 0“虚短”和“虚断”是理想运放工作在线性区的两个重要特点，它是分析运放在线性区应用电路的出发点。线性应用的运放电路有反相比例放大器、同相比例放大器、加法器、差动放大器、积分器、微分器等各种运算电路。一 反相比例放大器Af=Uo/Ui=-Rf/R1 R2=R1/Rf,为了达到静态平衡的目的。R1一般取10100K左右。二同相比例放大器 Ui=Uf=UoR1/(R1+Rf), Af=Uo/Ui=(R1+Rf)/ R1=1+Rf/R1三. 加法器Uo=-If Rf=-(I1+I2)Rf=-(Rf/R1 U1+Rf/R2 U2) 加法器的输出是与两个输入信号都成线性关系的。四 差动放大器 取R1=R2，R3=R4，保证电路的对称结构。Uo=R3/R1 (U2-U1).(利用虚短和虚断推出)五 积分器 Uo=-Uit/RC+Uo(0),当输入电压为恒定的直流时，输出电压是一个在Uo(0)的基础上随时间线性增大（或减小）的变动电压，变化的速率与时间常数RC有关，RC大变化慢，反之快。六 微分器Uo=-RC dUi/dt,微分器输出电压的大小与输入电压的变化率成正比，输出电压的极性与输入电压的变化方向有关。因此，微分器在电子技术中主要用来检测某一物理量的变化程度与变化方向。第三节 运放的非线性应用工作在非线性区的集成运放，一般都处于开环或正反馈状态。两输入端之间不能用“虚短”概念，但“虚断”依然存在，因为运放的输入电阻可视为无穷大，两输入端几乎无信号电流输入。处于开环或正反馈的运放放大倍数可近似认为无穷大。运放两输入端的电压略有差异，输出电压不是最高值UOH（+Ucc）就是最低值UOL（-Ucc）。I+=I-,U+U-。U+U-时，Uo=UOH; U+U-时，Uo=UOL。工作在非线性区的运放的输出电压只有这两个特定值。一 电平比较器Uo翻转的条件是：U+=U-。UR称为阈值电压。 电平比较器可以把输入连续的波形变换成矩形波，也可以检测某一电压是否超过了规定值。二滞回特性比较器（又称施密特触发器） 滞回特性比较器提高了比较器的抗干扰能力。三 非正弦波发生器1 矩形波发生器 T=2RCln(1+2R2/R1).2 锯齿波发生器见P47图221。电路由N1滞回特性比较器和N2积分器组成，N1输出矩形波，N2输出锯齿波。该电路的缺点是锯齿波的幅度和频率不能分别调节。3 三角波方波发生器见P49图222。RP1调节振荡频率，当然改变R2和C也会改变振荡频率；RP2调节Uo3输出的正向幅度及Uo1的负向幅度，RP3调节Uo3输出的负向幅度及Uo1的正向幅度。Uo2输出幅度为0.7V，不可调节。第三单元 数字电子技术基础第一节 数字电子技术的特点及分类模拟信号：信号的大小在时间上是连续变化的。对模拟信号进行传输、处理的电子线路称为模拟电路。数字信号：信号的大小在时间上不连续变化的。对数字信号进行传输、处理的电子线路称为数字电路。一引例 二数字电路的特点1 数字电路处理的信号是二进制数字信号（0和1）。 2 数字电路中三极管工作在开关状态（饱和或截止）。3 数字电路研究的是输入与输出之间的逻辑关系。三数字电路的分类1组合逻辑电路在任何时刻，电路的输出信号仅取决于该时刻的输入信号，而与先前的状态无关。2时序逻辑电路在任何时刻，电路的输出状态不仅取决于该时刻的输入，而且还与电路原先的状态有关。第二节 数制与码一十进制（逢十进一） 特点：1.每位数有09十个数字组成。 2.逢十进一。 3.每位数代表值不同。 如：（365）10=3100+610+51=3102+6101+5100（按权展开相加） 365各位的系数 102、101、100各位的权 10十进制的基数二二进制（逢二进一） 特点：1.每位数只有0、1二个数字组成。 2.逢二进一。 3.每位数代表值不同。（1011101）2=126+025+124+123+122+021+1201、0、1、1、1、0、1各位的系数 26、25、24、23、22、21、20各位的权 2二进制的基数为什么用二进制？1电子、电器中的开关、通断、电平的高低只有二种状态。2二进制运算规则简单。3可以利用布尔代数数学工具。4还可以进行逻辑运算。三十六进制（逢十六进一）特点：1.每位数有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数字组成。 2.逢十六进一。 3.每位数代表值不同。7ABH=7162+10161+11160四常用进位计数制的转换 1二、十六进制转换成十进制 方法：按权展开相加。 2将十进制转换成二、十六进制 方法：除基数，取余数，逆序排列。 例：（136）10=（10001000）2=88H 3二进制和十六进制的互换 1）二十六 方法：从低位向高位四位为一组，不够四位前面添0至四位，然后写出每一组二进制对应的十六进制即可。 2）十六二 方法与1）相反。五二进制码1二十进制码用四位二进制码表示09中的一个。如：14用8421码应写成00010100（不要与二进制1110相混淆）。重点介绍8421码（BCD码）第三节 基本逻辑门电路基本逻辑门电路是数字电路最基本的单元电路，其功能是用来完成某种最基本的逻辑运算。基本逻辑门电路有三种：与门、或门和非门。一与门 L=AB 有0出0，全1出1。二或门 L=A+B 有1出1，全0出0。三非门 L= 是1出0，是0出1。四复合门复合门主要有与非门、或非门、异或门、同或门等。1 与非门L= 有0出1，全1出0 2 或非门L= 有1出0，全0出13 异或门L= 相异为1，相同为0。4 同或门L= 相同为1，相异为0。 第四节 逻辑函数的基本概念 逻辑函数描述的是输入变量与输出变量之间的关系。一 逻辑函数的表示法 逻辑函数的表示有：1.逻辑表达式 2.逻辑图 3.真值表 4.波形图 5.卡诺图。 例：画出函数的逻辑图，列出真值表，再根据真值表列出与或式。ABCL00010010010101101001101011001110按照真值表取输出为1的几项：二逻辑代数的基础 逻辑代数：又称布尔代数，是研究逻辑关系的数学工具。1 逻辑代数的基本定律0、1律：A+0=A A0=0 A+1=1 A1=A重叠律：A+A=A AA=A互补律：A+=1 A=0交换律：A+B=B+A AB=BA结合律：A+（B+C）=（A+B）+C A（BC）=（AB）C分配律：A（B+C）=AB+AC A+BC=（A+B）（A+C）。非非律：=A。吸收律：A+AB=A A（A+B）=A A+B=A+B AB+C+BC=AB+C摩根定律：对合律：AB+A=A （A+B）（A+）=A布尔代数运算规则：先括号，再乘积，最后做加法。第五节 逻辑函数化简一 表达式的种类表达式中最常用的是与或式。如果门电路采用与非门，就要化成与非式，方法是只需二次求反即可；如果门电路采用与或非门，就要化成与或非式，方法也是二次求反。例： 二 代数化简法代数化简法就是把与或式化到最简。什么是最简与或式？乘积项越少，各个乘积项的变量越少，那么就是最简与或式。1 并项法利用A+=1定律，消去一个变量，并合并为一项。 例：L=A C+ C= C（A+ ）= C2 吸收法利用A+AB=A，或A（A+B）=A，消去多余变量。 例：L=A +A CD=A （1+CD）=A 3 消去法利用A+=A+B，消去多余因子。 例：L=AB+ C+ C=AB+C（+ ）=AB+C =AB+C 4利用 消去多余项 例： 三 卡诺图化简法卡诺图：将真值表按一定的规则转换成相应变量的方格图。用卡诺图化简的规则：1.把输出为1的格子圈在一起，格子的数目为2n个。 2.圈越大，圈的数目越少，则函数越简单。 3.圈过的格子可重复圈。4.一个函数可以有几种最简的圈法，因此解答可能有多个。5.卡诺图只能化简成与或式。第四单元 集成逻辑门电路和组合逻辑电路数字集成电路按照其内部使用晶体管的种类的不同分类：双极型集成电路（多数载流子和少数载流子同时导电）和单极型集成电路（只有多数载流子导电）。双极型集成电路有：TTL、DTL、ECL、HTL、I2L、STTL等。单极型集成电路有：CMOS、NMOS和PMOS。第一节 TTL电路TTL电路晶体管晶体管逻辑电路（Transistor- Transistor Logic）,其内部的晶体管全部是NPN型的双极型三极管。一 TTL与非门的工作原理 二 TTL电路的主要参数及传输特性1主要参数1）.输出高电平UOH2）.输出低电平UOL3）.输入漏电流IiH4）.输入短路电流Iis5).扇出系数N6）.平均传输时间tp2.传输特性门坎电平区分高低电平的分界电平。TTL电路的门坎电平是1.4V。三 三态门（TSL门）三态门输出有高电平、低电平和高阻三种状态。介绍三态与非门的具体应用（数据总线）。四 集电极开路与非门（OC门）在实际使用中，为了扩大逻辑功能，有时需要将多个TTL与非门的输出端并联在一起，实现输出端相与的功能。这种靠线的连接形成与功能的方式称为线与连接。一般TTL电路不能采用线与连接，因为TTL电路输出电阻小，将使输出的高、低电平短路，从而损坏集成块。但集电极开路与非门（OC门）解决了此问题。 五 TTL门电路在使用中应注意的问题1 多余输入端的处理（原则是不改变电路的逻辑功能、电路工作可靠）：方法一：与门、与非门多余端接电源；或门、或非门多余端直接接地。如果悬空相当于输入高电平。 方法二：与其它输入端并联（影响速度）。2 安装、调试注意事项1） 注意电源电压+5V（4.755.25V）。2） 焊接时间尽可能短。3） 输出高电平时，输出端不可碰地；输出低电平时，输出不可接正电源。4） 引线尽量短，以免干扰。第二节 MOS电路MOS电路是金属氧化物半导体（Metal-Oxide-Semiconductor）集成电路的缩写。MOS电路的工作速度比TTL电路低，但制造工艺简单、功耗低、抗干扰能力强、工作电源宽（318V）、集成度高。常用的有NMOS电路和CMOS电路，CMOS电路最为常用。一场效应管简介双极型三极管是电流控制型器件，场效应管是电压控制型器件，具有输入电阻大、输入电流为零的特点。按照导电沟道分有NMOS管和PMOS管两种。1 NMOS管2 PMOS管二NMOS门电路三CMOS门电路CMOS门电路应用中应注意的问题：1 多余输入端的处理：方法一：多余输入端绝不能悬空。与门、与非门多余端接电源；或门、或非门多余端直接接地 方法二：与其它输入端并联。2 在储存运输过程中应装入金属盒内屏蔽或用金属箔包好。3 焊接时电烙铁应接地，测量时仪器应接地良好。4 CMOS并联使用可提高驱动能力。第三节 组合逻辑电路的分析和设计方法组合逻辑电路在任何时刻，电路的输出信号仅取决于该时刻的输入信号，而与先前的状态无关。时序逻辑电路在任何时刻，电路的输出状态不仅取决于该时刻的输入，而且还与电路原先的状态有关。前面介绍的门电路以及本单元介绍的编码器和译码器就是组合逻辑电路，第五单元介绍的寄存器和计数器就是时序逻辑电路。一 组合逻辑电路的分析方法1 分析步骤1） 由逻辑图列出函数式。2） 化简出最简与或函数式。3） 列出真值表。2 举例例：试分析该图电路的逻辑功能。半加器不考虑低位进位信号的加法器。二 组合逻辑电路的设计方法1 设计步骤1） 将实际问题变成逻辑问题，列出真值表。2） 按照真值表列出函数式，化简、变换。3） 最后由化简后的函数式画出逻辑图。2 举例例：设计一个全加器。全加器考虑低位进位信号的加法器。设计步骤：1 输入：A被加数。B加数。CL低位来的进位信号。输出：S和。CH向高位的进位信号。2 列出真值表ABCLSCH0000000110010100110110010101011100111111 3 写出与或函数式4 画出逻辑图应用举例：两个四位二进制数相加，A=1011，B=0111，A+B集成电路点电路全加器通常做成4位，用于两个4位二进制相加。如CMOS的4008。下图是两块4位全加器的串联接法，用来作8位二进制的加法。 组合逻辑电路市场上有许多常用的通用性很强的中规模集成电路，可以直接采用这些现成的集成电路来实现大部分功能，个别功能需要自己来完成。第四节 常用中规模组合逻辑电路一.编码器 编码数字电路中，用多位二进制数代表数字、文字、符号的方法。 编码器具有编码功能的电路。1.8421BCD编码器2.优先编码器二译码器译码器与编码器功能正好相反，译码器又称解码器。译码器将二进制数编码的原意翻译出来。编码：十进制数二进制码译码：二进制码十进制数译码是编码的逆过程。12/4译码器2/4译码器有2个输入端A、B，4个输出端Y0Y3。输入输出BAY0Y1Y2Y3001000010100100010110001 为了使用和扩展的方便，译码器经常带有一个使能端E，E=1时，电路按正常的逻辑工作；当E=0时，封锁所有的与门，使得所有的输出端都为0。2. 基本译码器举例 1）74138：TTL的3/8译码器，输出是低电平有效的，这是因为TTL电路带灌电流的能力比拉电流大得多。 2）4028：CMOS 4000系列的4/10译码器 ，输出是高电平有效。 3扩充译码的方法 带有使能端的译码器在使用时，利用使能端作为选片信号，可以扩大译码范围，例如，可以利用两片3/8译码器组成4/16译码器，利用4片3/8译码器组成5/32译码器，等等。具体电路见P110图423 4译码器做数据分配器使用的方法 带有使能端的译码器可以作为数据分配器使用。见P110图424三数码管 在数字系统中，运算、操作的对象主要是二进制数码。人们希望把运算或操作的结果用十进制数直观地显示出来，因此数字显示电路是数字系统的一个组成部分。数码管是用来显示数字、文字及各种符号的器件，种类繁多，主要有辉光、半导体、液晶及荧光数码管等。最省电的是液晶数码管。下面重点介绍半导体数码管。有“共阴”和“共阳”两种。使用时注意必须串联限流电阻。共阳极适用于低电平有效的译码电路，共阴极适用于高电平有效的译码电路。为了把BCD码用数码管显示成十进制数，必须在数码管前接上数码管译码器四数据选择器 数据选择器的逻辑功能与数据分配器正好相反。见P114图428。六 数字比较器数字比较器用来比较二进制数的大小的。1 1位数字比较器2 4位数字比较器第五节 数字集成电路使用时的注意事项一负载与集成电路的连接输出端接同类门电路或小电流负载时，可以直接驱动；由于TTL电路的灌电流负载能力比拉电流大得多，因此，在负载电流不大的情况下（十几mA），可以直接用低电平来驱动负载；如果负载电流较大，TTL或CMOS电路可以在输出端接三极管来增加驱动能力（更大可采用复合管来驱动）。二不同类型集成电路的接口电路1TTL驱动CMOS1）用集电极开路门（OC门）作为CMOS电路的接口。2）在两个电路之间接一个CMOS电平移动器。2CMOS驱动TTL 1）采用专用的缓冲器。 2）采用漏极开路门（OD门）。 3）采用三极管作为接口电路。三多余输入端的处理1与门的多余输入端接电源，或门的多余输入端接地。2在不改变逻辑功能的情况下，把几个输入端并联使用。四逻辑电路中的竞争冒险1产生竞争冒险的原因 竞争冒险由于传输速度的原因，当应该同时变化的输入信号变化有快慢时，可能使输出产生不该产生的过渡干扰脉冲，这种现象称为“竞争冒险”。2消除竞争冒险的方法 1）引入封锁脉冲。 2）输出端接滤波电容（几十几百PF）。 3）修改逻辑电路的设计。第五单元 触发器和时序逻辑电路第一节 触发器 触发器是时序电路的基本单元。它能够存储一位二进制信号。因此，触发器应具备如下功能：有两个稳态（“0”和“1”），在输入信号的作用下，它可以置于“0”态，也可以置于“1”态。它还必须具有输入信号消失后保持状态的功能，即记忆功能。一基本RS触发器（与非门组成，如4044有4个基本触发器） 基本RS触发器是构成各种触发器的最基本单元。用两个与非门可构成基本RS触发器。输入端：R、S。输出端：Q、。RS触发器的输出状态看Q端。Q与正常情况下是互补的。具有两个稳定状态“0”和“1”。1.真值表RSQnQn+1功能010或10置“0”100或11置“1”110101保持00不允许（不定）Qn为触发器原来状态。Qn+1为触发器新状态。R端置“0”端或复位端（R=“0”）。S端置“1”端（S=“0”）。2逻辑图输入端带小圆圈表示低电平触发（低电平有效）；输出端带小圆圈表示，不带小圆圈表示Q。3.状态图4.特征方程：Qn+1=+RQn()5.波形图已知R和S的波形和触发器的起始状态，则可画出触发器的输出波形。如图：二同步RS触发器 基本RS触发器的特点是输入信号可以直接控制触发器状态的翻转，而在实际应用中往往要求在约定的脉冲信号到来时，触发器才能按输入所决定的状态翻转。这个约定的脉冲信号就叫时钟脉冲，又称CP脉冲。这样，触发器的状态将在CP脉冲到来时，随输入信号的不同而变化。这种用时钟脉冲控制的触发器称为同步触发器。按功能分有RS触发器、D触发器、T触发器、JK触发器。 同步RS触发器是在基本RS触发器的两个输入端，各增加一个与非门和时钟信号输入端CP端而组成的。输入端：R、S、CP。输出端：Q、。当CP=0时，触发器不工作，此时C、D门输出均为1，基本RS触发器处于保持状态。此时无论R、S如何变化，均不会改变C、D门的输出，故对状态无影响。（1）CP=0 触发器保持原来状态不变。（2）CP=1 R=0 S=0 触发器保持原态不变。 R=0 S=1 触发器置“1”，Q=1，=0。 R=1 S=0 触发器置“0”，Q=0，=1。 R=1 S=1 不允许出现。1真值表CPRSQnQn+1功能0（低电平）0101不工作（保持）1（高电平）10010置“0”01011置“1”000101保持11不允许出现2逻辑图 CP高电平时触发器工作，故高电平有效。3状态图4特征方程 Qn+1=S+Qn (RS=0)5.波形图三 D触发器同步RS触发器中R、S不能同时为“1”，这给使用带来不便，现把同步触发器的R端接至D门的输出端，就构成了D触发器。CP=0时，触发器不工作，处于维持状态。CP=1时，触发器工作：D=0，Qn+1=0；D=1,Qn+1=1。1真值表CPDQnQn+11001010112逻辑图3状态图4特征方程Qn+1=D 5波形图 利用D触发器，在CP=1作用下将D端输入数据送入触发器，使Qn+1=D，当CP=0时，Qn+1=Qn不变，故常用作锁存器，因此D触发器又称D锁存器。四 T触发器在计数器中，要求每来一个CP信号，触发器必须翻转一次，这种触发器称为T触发器。1真值表CPTQn+1功能10Qn保持1翻转（计数）2逻辑图 3状态图4特征方程 当T=1时，每来一个CP，触发器必翻转一次，故称之为T，触发器（计数型触发器）。五 JK触发器将T触发器的T端断开，分别作为J、K输入端就构成了JK触发器。JK触发器具有RS触发器和T触发器的功能。所以目前市场上集成触发器主要有JK触发器和D触发器。1真值表CPJKQn+1功能100Qn保持010置“0”101置“1”11翻转（计数）翻转次数=CP的个数2逻辑图 3状态图4特征方程六 基本触发器的空翻和振荡现象 1. 空翻现象 在CP=1期间，如果输入信号发生变化，触发器输出状态发生翻转，这就称为空翻现象。 2振荡现象 在反馈型触发器中，即使输入信号不发生变化，由于CP脉冲过宽，也会产生多次翻转现象，这称为振荡现象。七 集成触发器 解决空翻和振荡问题的思路是将CP脉冲电平触发改为边沿触发（即仅在CP脉冲的上升沿或下降沿触发按其功能翻转，其余时刻均处于保持状态）。 1维持阻塞触发器 维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用来克服空翻的。（用4个与非门作为控制门进行控制） 维持阻塞触发器是在CP上升沿到来时才接收D端信号改变其状态，其它时间均处于保持状态。 维持阻塞D触发器由于是上升沿触发，又称边沿D触发器。例：画出维持阻塞D触发器在给定CP脉冲和D信号作用下的Q的波形。2边沿触发器边沿触发器是利用电路内部门电路的速度差来克服空翻的。内部门电路在制造工艺上使与非门的传输时间比与门长。一般边沿触发器多采用CP脉冲的下降沿触发，也有少数采用上升沿触发。CP端加有符号“”表示边沿触发，加“。”表示下降沿触发。例：画出边沿JK触发器在给定CP脉冲和J、K信号作用下的Q的波形。3主从触发器 主从触发器具有主从结构，以此克服空翻。（1）CP=1期间，主触发器的状态Q只能翻转一次（不论J、K状态如何改变），从触发器被封锁，保持原状态不变。（2）在CP的下降沿时，主触发器被封锁，从触发器解除封锁，接受主触发器的状态，即Q=Q。波形参见P140图519 注意：“保持”不是变化，“状态改变”才是变化。画输出波形的方法：1.RS触发器：从CP脉冲下降沿看进去，找最后一次变化。 2.主从JK触发器：从CP脉冲上升沿看进去，找第一次变化。4触发器的直接置位和直接复位 （1）直接置位输入端Sd：Sd表示高电平有效；表示低电平有效。 （2）直接复位输入端Rd：Rd表示高电平有效；表示低电平有效。 直接置位端与直接复位端的作用优先于输入控制端，当Rd和Sd起作用时，触发器的功能失效，状态由Rd和Sd决定；当Rd和Sd不起作用时，触发器的状态才由CP和输入控制端确定。第二节 时序逻辑电路的分析 时序电路一般由组合逻辑电路和触发器组成。分析时序电路就是根据已知的逻辑电路图，确定它的逻辑关系、了解它的逻辑功能。 一时序电路的分析步骤 1根据逻辑图写出各个触发器的驱动方程和状态方程。 驱动方程触发器输入信号的逻辑表达式。 状态方程触发器次态与输入信号、现态之间的关系。（把驱动方程代入触发器的特征方程得到状态方程） 2根据状态方程，列出状态表，画出状态图。 3画出波形图。 4判别电路类型。 例1： 1根据逻辑图写出各个触发器的驱动方程和状态方程。2根据状态方程，列出状态表，画出状态图。 Q2nQ1nCPQ2n+1Q1n+10 0 000001010121010300 状态表 3画出波形图。 4判别电路类型。 从状态图可知，当第三个CP脉冲输入之后，时序电路的状态又恢复初态，所以该电路是一个同步的三进制加法计数器。例2：P156图5-38异步五进制加法计数器第二节 寄存器寄存器具有接收、暂存、传递数码的逻辑电路。一个触发器只能寄存1位二进制数，触发器是组成寄存器的核心部分。常用的有4位、8位、16位等。输入和取出数码的方式有并行和串行两种方式。由此寄存器分有数码寄存器和移位寄存器两种。一 数码寄存器数码寄存器的输入、输出都为并行方式，只有寄存和清除原有数码的功能。分析图5-21和图5-22的4位数码寄存器的工作原理。二 移位寄存器移位寄存器不仅能存放数码而且有移位的功能。移位寄存器里存储的数码在移位脉冲的作用下依次左移或右移。1移位寄存器的工作原理分析图5-23由JK触发器组成的四位左移寄存器和图5-24由D触发器组成的并行、串行输入/串行输出四位右移寄存器的工作原理，以及分析下图的工作原理。上述都是单向移位寄存器，还有双向移位寄存器（既可左移又可右移），在此不作介绍。2移位寄存器的应用 介绍移位寄存器在加法器中的应用。图5-25。第三节 计数器计数器具有记录脉冲个数的功能。计数器主要用于数字运算、控制、测量及分频和产生节拍脉冲等。 一 同步计数器1同步二进制 一个n位二进制计数器最多可计2n个数。在构成同步二进制计数器时，不管采用什么逻辑功能的触发器（D，JK或RS），都应首先接成T，触发器或T触发器。（1）同步二进制加法计数器 据逻辑图写出各个触发器的驱动方程和状态方程。再将驱动方程代入T触发器的特征方程：根据状态方程，列出状态表，画出状态图。状态表见P148表5-11。画出波形图。判别电路类型。该电路是4位同步二进制加法计数器。（2）.同步二进制减法计数器只要将加法计数器中F2F4的J、K端由原来接低位Q端改为接，就可构成同步二进制减法计数器。（3）.同步二进制可逆计数器将同步二进制加法计数器和减法计数器合并在一起，再增加一些控制门（与门和或门），就可组成同步二进制可逆计数器。改变控制门的输入状态，可以进行加法或减法。二进制可逆计数器有单时钟输入式（采用T触发器）和双时钟输入式（采用T，触发器）。双时钟输入式有两个时钟信号输入，当进行加法计数时，时钟信号从CP+端输入；当进行减法计数时，时钟信号从CP-端输入。2同步十进制计数器（1）同步十进制加法计数器 据逻辑图写出各个触发器的驱动方程和状态方程。再将驱动方程代入J、K触发器的特征方程： 根据状态方程，列出状态表，画出状态图。 状态表见P150表5-14。画出波形图。 判别电路类型。 该电路是同步十进制加法计数器。（2）同步十进制可逆计数器重点介绍CC40192双时钟式同步十进制可逆计数器。（实操时介绍） 二 异步计数器1异步二进制计数器在构成异步二进制计数器时，应首先接成T，触发器。（1）异步二进制加法计数器 据逻辑图写出各个触发器的驱动方程和状态方程。 根据状态方程，列出状态表，画出状态图。状态表和状态图与同步二进制加法计数器相同。画出波形图。波形图与同步二进制加法计数器相同。判别电路类型。 该电路是异步二进制加法计数器。（2）异步二进制减法计数器 分析用D触发器组成的3位二进制异步减法计数器。详见P154。 2异步十进制计数器（1）异步十进制加法计数器 据逻辑图写出各个触发器的驱动方程和状态方程。根据状态方程，列出状态表，画出状态图。状态表和状态图与同步十进制加法计数器相同。画出波形图。波形图与同步十进制加法计数器相同。判别电路类型。 该电路是异步十进制加法计数器。三用集成计数器实现任意N进制计数器一般情况任意N进制计数器的结构分为3类，第一种是由集成二进制计数器或BCD计数器构成。第二种为移位寄存器构成的移位寄存型计数器。第三种为集成触发器构成的简单专用计数器。第一种情况，当M较小时通过对集成计数器的改造即可以实现，当N较大时，可通过多片计数器级联实现。(1)用置数(清零)法构成任意进制计数器74LS193是同步计数，异步置位和清零。其状态图如图4-3，有16个状态组成主循环，如果取其中N个连续状态组成一个新的循环，可以构成N=215的任意进制计数器。用74LS193组成一个六进制计数器，选取00000110这7个状态为新的主循环。电路如图4-4所示。其工作原理是使CPD=“1”，使用加计数功能，清零输入为无效，RD=“0”。当电路计数未到0110时，QBQC总有一端为“0”，与非门输出为“1”，使=“1”，置数控制为无效，计数器按状态图计数。当计数到0110时，QB、QC端为“1”，与非门输出为“0”，使=“0”，置数控制为有效，QDQCQBQA=DBCA=0000。(因为是异步置数，0110状态并不出现。)图4-3 74LS193加