数字电子技术基础2.ppt

第二章门电路 2 1分立元件门电路2 2TTL集成门电路2 3CMOS集成门电路 第二章门电路 2 1分立元件门电路2 2TTL集成门电路2 3CMOS集成门电路 门电路是构成数字电路的基本器件 要进行逻辑设计 应对门电路有足够的认识 了解它们的基本结构及工作原理 熟悉它们的主要特性 以便正确合理地选用单元门电路来实现所设计的电路 本章主要介绍常用的TTL门电路和CMOS门电路 门电路 用以实现基本和常用逻辑运算的电子电路 基本和常用门电路有与门 或门 非门 反相器 与非门 或非门 与或非门和异或门等 逻辑0和1 电子电路中用高 低电平来表示 正逻辑 高电平为1 低电平为0负逻辑 高电平为0 低电平为1 获得高 低电平的基本方法 利用半导体开关元件的导通 截止 即开 关 两种工作状态 利用二极管的单向导电性 相当于一个受外加电压极性控制的开关 导通条件 VD 0 7V特点 相当于0 7V压降的闭合开关截止条件 VD 0 7V特点 相当于完全断开的开关 二极管开关特性 晶体三极管开关特性稳态开关特性 晶体三极管工作于截止区时 内阻很大 相当于开关断开状态 工作于饱和区时 内阻很低 相当于开关接通状态 截止状态 饱和状态 iB IBS ui UIL 0 5V uo VCC ui UIH uo 0 3V 饱和区 截止区 放 大 区 ui 0 3V时 因为uBE 0 5V iB 0 三极管工作在截止状态 ic 0 因为ic 0 所以输出电压 ui 1V时 三极管导通 基极电流 因为0 iB IBS 三极管工作在放大状态 iC iB 50 0 03 1 5mA 输出电压 三极管临界饱和时的基极电流 uo uCE UCC iCRc 5 1 5 1 3 5V uo VCC 5V ui 3V时 三极管导通 基极电流 而 因为iB IBS 三极管工作在饱和状态 输出电压 uo UCES 0 3V 分立元件门电路 一 二极管与门 Y AB 二 二极管或门 Y A B 三 三极管非门 uA 0V时 三极管截止 iB 0 iC 0 输出电压uY VCC 5V uA 5V时 三极管导通 基极电流为 三极管临界饱和时的基极电流为 iB IBS 三极管工作在饱和状态 输出电压uY UCES 0 3V 第二章门电路 2 1分立元件门电路2 2TTL集成门电路2 3CMOS集成门电路 TTL电路是一种单片集成电路 即一个逻辑电路的所有元件和连线都制作在同一块半导体基片上 由于这种集成电路的输入端和输出端电路的结构形式都采用了半导体三极管 所以称为晶体管 晶体管逻辑电路 即TTL电路 Transister TransisterLogic 一 TTL与非门 1V 输入信号不全为1 如uA 0 3V uB 3 6V 则uB1 0 3 0 7 1V T2 T5截止 T3 T4导通 忽略iB3 输出端的电位为 uY 5 0 7 0 7 3 6V 输出Y为高电平 2 1V 输入信号全为1 如uA uB 3 6V 则uB1 2 1V T2 T5导通 T3 T4截止 输出端的电位为 uY UCES 0 3V 输出Y为低电平 功能表 真值表 输入有低 输出为高 输入全高 输出为低 逻辑表达式 74LS00内含4个2输入与非门 74LS20内含2个4输入与非门 二 TTL非门 或非门 与或非门 与门 或门及异或门 1 TTL非门 A 0时 T2 T5截止 T3 T4导通 Y 1 A 1时 T2 T5导通 T3 T4截止 Y 0 2 TTL或非门 A B中只要有一个为1 即高电平 如A 1 则iB1就会经过T1集电结流入T2基极 使T2 T5饱和导通 输出为低电平 即Y 0 A B 0时 iB1 i B1均分别流入T1 T 1发射极 使T2 T 2 T5均截止 T3 T4导通 输出为高电平 即Y 1 3 TTL与或非门 A和B都为高电平 T2导通 或C和D都为高电平 T2 导通 时 T5饱和导通 T4截止 输出Y 0 A和B不全为高电平 并且C和D也不全为高电平 T2和T2 同时截止 时 T5截止 T4饱和导通 输出Y 1 与门 或门 异或门 用以上讲过的TTL门电路不能将输出端直接并联因为 当并联的两个门电路中有一个门的输出是高电平 而另一个门的输出为低电平时 则输出端并联后必将有很大的负载电流同时流经两个门电路的输出极 这个电流远远超过了正常工作电流 甚至使门电路损坏 三 OC门及TS门 1 OC门 OpenCollector 1 0 当将两个TTL 与非 门输出端直接并联时 产生一个大电流1 抬高门2输出低电平2 会因功耗过大损坏门器件 注 TTL输出端不能直接并联 解决这个问题的方法就是把输出极改为集电极开路的三极管结构 集电极开路输出的门电路称为OC门 OC门电路在工作时需外接负载电阻和电源 只要电阻的阻值和电源电压的数值选择得当 就可保证输出的高 低电平符合要求 输出三极管的负载电流又不至过大 问题的提出 为解决一般TTL与非门不能线与而设计的 接入外接电阻R后 A B不全为1时 uB1 1V T2 T3截止 Y 1 A B全为1时 uB1 2 1V T2 T3饱和导通 Y 0 2 TS门 ThreeState E 0时 二极管D导通 T1基极和T3基极均被钳制在低电平 因而T2 T5均截止 输出端开路 电路处于高阻状态 E 1时 二极管D截止 TS门的输出状态完全取决于输入信号A的状态 电路输出与输入的逻辑关系和一般反相器相同 即 Y A A 0时Y 1 为高电平 A 1时Y 0 为低电平 结论 电路的输出有高阻态 高电平和低电平3种状态 TS门的应用 构成数据总线 让各门的控制端轮流处于低电平 即任何时刻只让一个TS门处于工作状态 而其余TS门均处于高阻状态 这样总线就会轮流接受各TS门的输出 四 TTL系列集成电路 74 标准系列 前面介绍的TTL门电路都属于74系列 其典型电路与非门的平均传输时间tpd 10ns 平均功耗P 10mW 74H 高速系列 是在74系列基础上改进得到的 其典型电路与非门的平均传输时间tpd 6ns 平均功耗P 22mW 74S 肖特基系列 是在74H系列基础上改进得到的 其典型电路与非门的平均传输时间tpd 3ns 平均功耗P 19mW 74LS 低功耗肖特基系列 是在74S系列基础上改进得到的 其典型电路与非门的平均传输时间tpd 9ns 平均功耗P 2mW 74LS系列产品具有最佳的综合性能 是TTL集成电路的主流 是应用最广的系列 五 TTL与非门主要参数 1 输出高电平VOH TTL与非门的一个或几个输入为低电平时的输出电平 产品规范值VOH 2 4V 标准高电平VSH 2 4V 2 高电平输出电流IOH 输出为高电平时 提供给外接负载的最大输出电流 超过此值会使输出高电平下降 IOH表示电路的拉电流负载能力 3 输出低电平VOL TTL与非门的输入全为高电平时的输出电平 产品规范值VOL 0 4V 标准低电平VSL 0 4V 4 低电平输出电流IOL 输出为低电平时 外接负载的最大输出电流 超过此值会使输出低电平上升 IOL表示电路的灌电流负载能力 5 扇出系数NO 指一个门电路能带同类门的最大数目 它表示门电路的带负载能力 一般TTL门电路要求NO 8 扇出系数 门电路输出驱动同类门的个数 前级输出为高电平时 前级 前级输出为低电平时 输出低电平时 流入前级的电流 灌电流 输出高电平时 前级流出的电流 拉电流 一般与非门的扇出系数为10 由于IOL IOH的限制 每个门电路输出端所带门电路的个数 称为扇出系数 五 TTL与非门主要参数 1 输出高电平VOH TTL与非门的一个或几个输入为低电平时的输出电平 产品规范值VOH 2 4V 标准高电平VSH 2 4V 2 高电平输出电流IOH 输出为高电平时 提供给外接负载的最大输出电流 超过此值会使输出高电平下降 IOH表示电路的拉电流负载能力 3 输出低电平VOL TTL与非门的输入全为高电平时的输出电平 产品规范值VOL 0 4V 标准低电平VSL 0 4V 4 低电平输出电流IOL 输出为低电平时 外接负载的最大输出电流 超过此值会使输出低电平上升 IOL表示电路的灌电流负载能力 5 扇出系数NO 指一个门电路能带同类门的最大数目 它表示门电路的带负载能力 一般TTL门电路要求NO 8 6 最大工作频率fmax 超过此频率电路就不能正常工作 7 输入开门电平VON 是在额定负载下使与非门的输出电平达到标准低电平VSL的输入电平 它表示使与非门开通的最小输入电平 一般TTL门电路的VON 1 8V 8 输入关门电平VOFF 使与非门的输出电平达到标准高电平VSH的输入电平 它表示使与非门关断所需的最大输入电平 一般TTL门电路的VOFF 0 8V Voff VSH Von VSL 抗干扰能力 关门电平VOFF 保证输出为标准高电平VSH的最大输入低电平值 开门电平VON 保证输出为标准低电平VSL的最小输入高电平值 低电平噪声容限VNL VNL VOFF VSL 高电平噪声容限VNH VNH VSH VON 噪声容限 保证输出逻辑状态一定 而允许的输入噪声干扰的电压幅值 7 输入开门电平VON 是在额定负载下使与非门的输出电平达到标准低电平VSL的输入电平 它表示使与非门开通的最小输入电平 一般TTL门电路的VON 1 8V 8 输入关门电平VOFF 使与非门的输出电平达到标准高电平VSH的输入电平 它表示使与非门关断所需的最大输入电平 一般TTL门电路的VOFF 0 8V 9 高电平输入电流IIH 输入为高电平时的输入电流 也即当前级输出为高电平时 本级输入电路造成的前级拉电流 10 低电平输入电流IIL 输入为低电平时的输出电流 也即当前级输出为低电平时 本级输入电路造成的前级灌电流 输入低电平电流IIL 是指当门电路的输入端接低电平时 从门电路输入端流出的电流 输入高电平电流IIH 是指当门电路的输入端接高电平时 流入输入端的电流 很小 7 输入开门电平VON 是在额定负载下使与非门的输出电平达到标准低电平VSL的输入电平 它表示使与非门开通的最小输入电平 一般TTL门电路的VON 1 8V 8 输入关门电平VOFF 使与非门的输出电平达到标准高电平VSH的输入电平 它表示使与非门关断所需的最大输入电平 一般TTL门电路的VOFF 0 8V 9 高电平输入电流IIH 输入为高电平时的输入电流 也即当前级输出为高电平时 本级输入电路造成的前级拉电流 10 低电平输入电流IIL 输入为低电平时的输出电流 也即当前级输出为低电平时 本级输入电路造成的前级灌电流 11 平均传输时间tpd 信号通过与非门时所需的平均延迟时间 在工作频率较高的数字电路中 信号经过多级传输后造成的时间延迟 会影响电路的逻辑功能 平均传输延迟时间tpd 导通延迟时间tPHL 输入波形上升沿的50 幅值处到输出波形下降沿50 幅值处所需要的时间 截止延迟时间tPLH 从输入波形下降沿50 幅值处到输出波形上升沿50 幅值处所需要的时间 平均传输延迟时间tpd 7 输入开门电平VON 是在额定负载下使与非门的输出电平达到标准低电平VSL的输入电平 它表示使与非门开通的最小输入电平 一般TTL门电路的VON 1 8V 8 输入关门电平VOFF 使与非门的输出电平达到标准高电平VSH的输入电平 它表示使与非门关断所需的最大输入电平 一般TTL门电路的VOFF 0 8V 9 高电平输入电流IIH 输入为高电平时的输入电流 也即当前级输出为高电平时 本级输入电路造成的前级拉电流 10 低电平输入电流IIL 输入为低电平时的输出电流 也即当前级输出为低电平时 本级输入电路造成的前级灌电流 11 平均传输时间tpd 信号通过与非门时所需的平均延迟时间 在工作频率较高的数字电路中 信号经过多级传输后造成的时间延迟 会影响电路的逻辑功能 12 空载功耗 与非门空载时电源总电流ICC与电源电压VCC的乘积 集成电路的功耗和集成密度密切相关 功耗大的的元器件集成度不能很高 否则 器件因无法散热而容易烧毁 TTL集成门电路的使用注意事项 电源电压及电源干扰的消除 引入电源滤波 每隔6 8个门加接一个0 01 0 1 F的电容对高频进行滤波 输出端的连接 注意线与问题和负载能力 闲置输入端的处理 电路安装接线和焊接应注意的问题 线要短 接地要好 烙铁功率不大于25W 焊接时间要短 调试中应注意的问题 输出端高低电平的范围 输出端与地及电源之间的短接要避免 第二章门电路 2 1分立元件门电路2 2TTL集成门电路2 3CMOS集成门电路 MOS管是金属 氧化物 半导体场效应管的简称 Metal Oxide SemiconductorField EffectTransistor N沟道增强型场效应管 NMOS MOS管的开关特性 用PMOS和NMOS两种管子构成的互补MOS 即CMOS电路 P沟道增强型场效应管 PMOS 场效应管的开关特性 工作原理电路 转移特性曲线 MOS管是电压控制器件 用栅极电压VGS来控制漏极电流iD 如图所示的转移特性 表示在漏源电压VDS一定时 iD和VGS的关系 VT为开启电压 当VGSVT后 形成iD 相当于开关闭合 截止区 VGSVT VDS VGS VT VDS值较小 导电沟道比较均匀 在VGS为定值时 iD随VDS增加而近似线性增加 VGS越大 iD上升越快 曲线越陡 饱和区 VDS VGS VT 漏源之间的导电沟道在漏极附近被夹断 iD基本上不随VDS的增加而变化 即已达到饱和 饱和时iD与VDS无关 击穿区 VGS BVDS后 iD将随VDS增加而急剧增加 应避免此种情况 以免损坏管子 输出特性曲线 截止状态 ui UT uo VDD 导通状态 ui UT uo 0 由于MOS管截止时漏极和源级之间的内阻ROFF非常大 所以截止状态下的等效电路可用断开的开关代替 MOS管导通状态下的内阻RON约在1K 以内 而且与VGS的数值有关 一 CMOS非门 Complementary symmeteryMetal Oxide Semiconducor 1 uA 0V时 TN截止 TP导通 输出电压uY VDD 10V 2 uA 10V时 TN导通 TP截止 输出电压uY 0V 静态时TN和TP总是工作在一个导通而另一个截止 其截止内阻又极高 流过TN和TP的静态电流极小 所以CMOS反向器的静态功耗极小 二 CMOS与非门 或非门 与门 或门 与或非门和异或门 1 CMOS与非门 A B当中有一个或全为低电平时 TN1 TN2中有一个或全部截止 TP1 TP2中有一个或全部导通 输出Y为高电平 只有当输入A B全为高电平时 TN1和TN2才会都导通 TP1和TP2才会都截止 输出Y才会为低电平 2 CMOS或非门 只要输入A B当中有一个或全为高电平 TP1 TP2中有一个或全部截止 TN1 TN2中有一个或全部导通 输出Y为低电平 只有当A B全为低电平时 TP1和TP2才会都导通 TN1和TN2才会都截止 输出Y才会为高电平 与门 或门 CMOS与或非门 CMOS异或门 三 CMOSOD门 TS门及传输门 1 CMOSOD门 2 CMOSTS门 3 CMOS传输门 TG TransmissionGate C 0 即C端为低电平 0V 端为高电平 VDD 时 TN和TP都不具备开启条件而截止 输入和输出之间相当于开关断开一样 C 1 即C端为高电平 VDD 端为低电平 0V 时 TN和TP都具备了导通条件 输入和输出之间相当于开关接通一样 uo ui 四 CMOS数字电路的特点 1 CMOS电路的工作速度比TTL电路的低 2 CMOS带负载的能力比TTL电路强 3 CMOS电路的电源电压允许范围较大 约在3 18V 抗干扰能力比TTL电路强 4 CMOS电路的功耗比TTL电路小得多 门电路的功耗只有几个 W 中规模集成电路的功耗也不会超过100 W 5 CMOS集成电路的集成度比TTL电路高 6 CMOS电路适合于特殊环境下工作 7 CMOS电