数字频率计.doc

数字频率计1 设计任务描述1.1 设计题目：数字频率计 1.2 设计要求: 1.2.1 设计目的: (1) 掌握数字周期测量计的构成、原理与设计方法;(2) 熟悉集成电路的使用方法。 1.2.2 基本要求(1)要求被测信号为方波,峰值为3V到5V(和TTL兼容),被测信号周期范围:10us到1s; (2)设计石英晶体震荡器及分频系统,闸门时间:1ms,10ms,1s,10s; (3)可控制的计数、锁存、译码显示系统。1.2.3 发挥部分(1) 被测信号为三角波信号; (2) 数据溢出报警 2 设计思路数字周期测量计的设计思路比较明显，主要实现五个功能即可：被测信号的整形标准信号的产生；被测信号分频；利用闸门将两个信号进行比较；将比较结果，即数字的周期经过计数、锁存、译码、显示。鉴于以上所需实现的功能，对每一步的器件选择就有了大致的设想。非矩形波整形成矩形波，在这里，我想到了555定时器的一种派生产品，施密特触发器。其功能后文详，此处不再赘述。标准信号的产生，我选择的是超小型触发器-NL27WZ04，它的结构精简，而其工作最佳状态恰在本设计的要求之内，兼具造价低这一经济效益于一身，让我无法不把它收进设计之中。被测信号的分频我使用的是74LS290，接成异步十进制计数器，四片级联使每一级的数量级降低十位，如此就可以实现分频。最后是计数、锁存、译码、显示过程，这部分的器件分别选用了74LS160、74273、7448、七段显示器。最后，在计数器上加装一个超量程报警器。选用74LS85。寄存之后的信号必须经过译码器才能显示,故在寄存后面用译码器将信号译码,这样输入进来的信号就能显示出来,显示在电子平上。需要注意的是显示屏显示的数字并不是实际的周期，需要一个换算的过程：被测波=显示数字N闸门单位2因为我们做的这个数字周期测量计可能量程方面偏小，所以设置一个超量程报警系统必不可少。超量程报警系统通过一个555定时器外接少量阻容元件，低电位响，响声时间为10秒。3 设计方框图4 各部分电路设计及参数计算本设计电路主要分为5大部分，分别是整形电路部分，分频电路部分，主要控制电路部分，计数、译码、锁存电路部分和显示电路部分，以下为具体功能及参数计算。4.1 整形电路整形电路主要由一个555定时器，一个电阻组成，将定时器的8脚4脚接电源，1脚接地5脚接电容接地，7脚接电阻接5v电源，2脚和6脚相联作为输入端，7脚作为输出端，这样就构成了一个施密特触发器，起到整形作用4.1.1工作原理 当Ui由0上升至Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1。 当Ui上升，在Ucc*1/3至Ucc*2/3之间，Uc1=1,Uc2=1，触发器保持，Q=U0=1。 当UiUcc*2/3时，Uc1=1,Uc2=0，触发器低电平复位，Q=U0=0。 当Ui由Ucc*下降至Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1。图4.1 555定时器组成的施密特触发器若输入电压的波形是个三角波，则对应的输出波形如图7.5所示，它是反相输出的施密特触发器。图4.2三角波整形为方波 若输入电压为正弦波，同理。4.1.2电路特点 施密特触发器具有滞回特性，即输出电压由高电平跳变为低电平时所对应的输入电压Ui和由低电平跳变为高电平所对应的输入电压Ui是不同的。4.2分频电路分频电路由4个集成同步4位二进制递增计数器74LS161组成。一级分频原理是每输入4个脉冲波形输出一次信号，这就实现了将周期扩大4倍的功能。二级分频是将一级分频后的信号再次处理，将周期扩大10倍，三级，四级同理，这样就将石英晶体振荡器的发出的周期为信号分别变为100HZ,10HZ,1HZ和0.1HZ的信号，在通过相应的闸门传输。4.3主要控制电路主控电路主要包括两个555定时器组成的延时电路和一与门的控制门电路组成，作用是控制整个系统的传输。4.3.1延时电路此电路是由两个555定时器组成的，555定时器的作用是单稳电路延时作用，连接方式入下图4. 3图4.3 555定时器组成的延时电路Uo1-为一次延时输出端,用于给我锁寸信号Uo2-为二次延时输出端,用于输出清零信号4.3.2参数计算 输出脉冲宽度等于暂稳态时间,也就是电容充电时间.Uc(0+)=0 , Uc()=Vcc,Uc(Tw)=2Vcc/3;Tw=lnUc()- Uc(0+)/ Uc()- Uc(Tw) =RCln(Vcc-0)/(Vcc-3/2Vcc) =RCln3 =1.1RC =1.1910M0.01F =10sR电阻，/k/M；C电容，F；f频率，HZ；t报警器报警时间，s。5 工作过程分析我所做的数字周期测量计的工作过程大体为：信号通过选择开关直接或经过整形放大间接输入分频电路；由NL27WZ04Q超小型振荡器产生符合题设要求大小的标准周期频率，将标准周期信号与被测信号的分频周期一同送入与门，输入计数器的CP端，使计数器工作；另两片555组成的控制电路可控制锁存器工作的延迟时间，使数字的显示有间隔时间。测量需要一个周期小的波，本设计用的是超小振荡器产生4MHz的波，也就是波长为1/4s的波。然后将它的波长先扩大4倍，得到1s波长的波，我们以它为基准波，扩大4倍的原因是便于计算。然后将被测波与基准波进行依次与运算，从而得到了被测波的的一个高电平相当于几个基准波的高电平，我们把得到的数记为N。由于课题要求测量范围是1HZ到999HZ，所以，得到被测波的高电平的范围是0.5s到5s，所以可以得出N的范围是5到0.5*106，设计一个闸门，对基准波进行扩大，而使N的值变小以达到四位显示器能显示的范围。把基准波分别扩大10倍，100倍和1000倍得到10s，100s和1000s的基准波，这就解决了数位太多的问题。将上一步得到的脉冲为N的波就可以给计数器进行计数，需要有四位显示，所以设计了四个计数器，每个计数器满10则向下一位进1，分别对应个位，十位，百位，千位。6 元器件清单原件名称数量说明介绍74LS2904计数器74LS2734锁存器74LS484译码器5G555延时七段显示器4显示频率值电容6滤波74LS1604分频器超小型振荡器1产生稳定频率电阻6限流74LS854比较器74H76JK111翻转7 主要元器件介绍7.1 74160同步十进制计数器：74160为十进制计数器，直接清除。两个高电平有效允许输入EP和ET及动态进位输出使计数器易于级联；ET允许动态进位输出图7.1 74160同步十进制计数器管脚图输入输出Qn时钟清除置数EPETXLXXX清除HLXX置数HHHH计数XHHLX不计数XHHXL不计数表7.1 74160同步十进制计数器功能表7.2 7448共阴七段译码器/驱动器：有效高电平输出：内部有升压电阻因而无需外部电阻；输出最大电压5.5V；吸收电流6.4mA 图7.2 7448共阴七段译码器/驱动器管脚图十进制数或功能输入 BI/RBO输出 LT RBIDCBA a b c d e f g0HXLLLLHONONONONONONOFF1HXLLLHHOFFONONOFFOFFOFFOFF2HXLLHLHONONOFFONONOFFON3HXLLHHHONONONONOFFOFFON4HXLHLLHOFFONONOFFOFFONON5HXLHLHHONOFFONONOFFONON6HXLHHLHOFFOFFONONONONON7HXLHHHHONONONOFFOFFOFFOFF8HXHLLLHONONONONONONON9HXHLLHHONONONOFFOFFONON10HXHLHLHOFFOFFOFFONONOFFON11HXHLHHHOFFOFFONONOFFOFFON12HXHHLLHOFFOFFONOFFOFFONON13HXHHLHHONOFFONOFFOFFONON1415HHXXHHHHHHLHHHOFFOFFOFFOFFOFFOFFONOFFONOFFONOFFONOFFBIXXXXXXXOFFOFFOFFOFFOFFOFFOFFRBIHLLLLLLOFFOFFOFFOFFOFFOFFOFFLTLXXXXXXONONONONONONON表7.2 7448共阴七段译码器/驱动器功能表7.3 集成异步计数器74LS290图7.3 74290集成异步计数器管脚图复位输入R0（1） R0（2）置位输入R9（1） R9（2）时钟CP QA输出QB QC QDH HH H L L L L L LH HL LL L L L HL L LL L LL L H计 数计 数计 数计 数表7.3 74LS290集成异步计数器功能表 S9（1）、S9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。 74LS290具有以下功能：置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。 置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=0000，故又称为异步清零功能或复位功能。 计数功能：当S9（1）和S9（2）不全为1，并且R0（1）和R0（2）不全为1时，输入计数脉冲CP，计数器开始计数。计数脉冲由CP0输入，从Q0输出时，则构成二进制计数器；计数脉冲由CP1输入，输出为Q2Q1Q0时，则构成五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入，输出为Q3Q2Q1Q0时，则构成十进制（5421码）计数器。因此，74LS290又称为“二五十进制型集成计数器”。7.4 74273八D型触发器：74273是边沿触发器，具有公共时钟和清除功能。可以作为缓冲器、存储器、和位移寄存器。图7.4 74273八D型触发器管脚图S输入输出Qn清除时钟DLXXLHHHHLLHLXQ0表7.4 74273八D型触发器功能表7.4 5G555定时器：7.5555定时器是一种应用极为广泛的中规模集成电路。该电路应用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。图7.5 5G555管脚图输入输出Vi1X2/3Vcc2/3Vcc2/3VccVi2X1/3Vcc1/3Vcc1/3VccRDLHHHVoLHL不变T导通截止导通不变表7.4 555定时器功能表 7.6 74LS85数值比较器 图7.6 74LS85数值比较器管脚图 74LS85的功能集成数值比较器74LS85是四位数值比较器，其功能表7.2.1功能表。从表中可以看出。该比较器的比较原理和两位比较器原理相同，两个4位数的比较是从A的最高位和B的最高位进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位相等则比较次高位，依次类推。表7.5 74LS85的逻辑功能表小 结为期一周的电子技术课程设计结束了，经过一周的不泄努力，老师的循循善诱，我的设计报告终于完成。一周走来，每天加班加点，同学们彼此研究，互帮互助，形成了一个良好的数字电子学习氛围。很高兴的看到我们班的考试成绩也是很不错的。我的报告是通过图书馆的海洋般的知识汇集而成，查阅众多的教材、科普文献等，使我对自己的设计有了一个大致的努力方向。学有所用正是电子技术课程设计的精髓所在，在平日做的课上习题，课后作业中，总会有这样那样的巧题妙题，虽然理论与实际之间存在着很大的差异，但就其技巧性来说，却又是相同的。电子课程设计最最重要的是理论夯实，只有坚固的理论做后盾，做起来才能游刃有余，我的选题可以说是相对简单的。首先就是自己制作出一套可行的实现方式，根据它才能够选配器件。在画完原理图只后，老师给我们进行答辩，采取答辩成绩，合格后，就可做报告了。我的报告做的相对要晚些，因为原理图上的错误很多，这是我对器件的功能拿捏的不够的最主要原因。原理图修改正确后，开始着手做报告，报告的制作又着实让大家奋斗了一把，每天深夜里不闭灯的寝室比比结实，我想这最大的好处是为大家的毕业报告制作做了一次提前演练。累归累，但看着同学从打印机里把自己的报告取出来的时候，那心情又是怎样的甜啊？这周课程设计真的让我们学会很多东西，可以说是大锅饭外的一顿小灶，就我自身而言，做完课程设计，考试前的复习虽然草率，但盲点却少了很多。 致 谢历时一周的电子技术课程设计终于结束，这次设计的完成，首先我想离不开给予我不断智力支持的秦老师，每当有问题找到老师请教的时候，老师总是很耐心的讲解，帮助我消化一个又一个理论知识点。此外，还有一些热心的成绩优异的同学，他们能够在做好自己的课程设计的同时，给予我真诚的帮助，非常感谢。同时我还要感谢把电脑借给我的同学，他们同样给予了我强大的硬件支持。参考文献1 吕广平,徐笑貌.集成电路应用500例.北京：人民邮电出版社.1983；2 罗厚军，魏