计算机组成原理笔记.doc

计算机组成原理笔记 杨词慧计算机组成原理俸远祯 阎慧娟 罗克露 编 电子工业出版社内容主要根据课后习题A组而整理，标#号的代表不是书后的习题A。本笔记完成时间：2002年12月5日2003年1月14日Email: ncom第一章 概论一、 计算机系统的基本组成与特点（一） 电子数字计算机的基本组成A. #数字计算机硬件组成：1、运算器；2、存储器；3、控制器；4、输入设备；5、输出设备。见P1图。B. 计算机的操作可以归结为信息的传送，计算机内部存在着两大信息流：1、控制流：执行程序时，控制器依次取出指令序列，根据各指令的含义分时发出操作命令序列，这就形成一种控制信息流，简称控制流。2、数据流：执行这些操作命令，从主存或寄存器中取出操作数据，送往运算器进行运算处理，再将运算器输出的处理结果送入某目的地，这样就形成一种数据信息流，简称数据流。C. # 1、从组成来看，构造硬件的基本思想：处理功能逻辑化，即用逻辑电路构造各种功能部件。2、从信息的表示与处理来看：信息表示数字化。本书的两条基线：信息如何表示；信息如何传送。（二） 存储程序与冯诺依曼体制A. 存储程序工作方式：计算机采取事先编制程序、存储程序、自动连续运行程序的工作方式。B. 诺依曼体制（诺依曼机）（一储二）：1、采用二进制形式表示数据和指令；2、采用存储程序方式；3、由运算器、存储器、控制器、输入装置和输出装置等五大部件组成计算机系统，并规定了这五部分的基本功能。C. 指令和数据都以数字代码形式存放在主存中，如何区分它们是指令还是数据？1、我们设置了一个指令计数器PC，可按PC的内容作为地址读取指令，再按指令给出的操作数地址去读取数据；2、由于程序大多是顺序执行的，大多数指令需依次紧挨着存放，除个别即将使用的数据紧挨指令存放外，一般将指令和数据分别存放在该程序区的不同区域。（三） 信息的数字化表示A. 数字计算机：1、在计算机中各种信息用数字代码表示；2、在物理机制上，数字代码以数字型信号表示。这也即是：信息表示数字化 的含义。B. 1、模拟信号：是一种在时间上连续的信号，用信号的某些参数（例如幅值）去模拟信息。缺点：精度低，表示范围小，搞干扰能力差，难于存储，难于表示如逻辑信息等其他类型的信息。2、数字信号：是一种在时间或空间上断续的（离散）信号；它的单个信号仅取有限的几种状态；依靠彼此离散的多位信号的组合表示广泛的信息；处理时可逐位处理。3、脉冲信号：信号正电平向正方向（或负方向）跳变，并维持很短的时间，然后回到原来的状态。4、电平信号：利用信号电平的高低表示不同状态值，通常定义高电平表示1，低电平表示0。C. 采用数字信号表示代码有何优点？（干扰范围实现类型逻辑）1、搞干扰能力强，可靠性高。2、倍数增多则数的表示范围扩大；3、在物理上容易实现，并可存储；4、表示信息的类型与范围极其广泛；5、能用逻辑代数等数字逻辑技术进行处理，这就形成了计算机硬件设计的基础。（四） 数字计算机的特点A. 主要特点：（连通存储精度）1、能在程序控制下自动连续地工作；2、运算速度快；3、运算精度高；4、具有很强的信息存储能力；5、通用性强。二、 计算机系统的层次结构（一） 硬件系统A 硬件：是指系统中可触摸得到的设备实体，如前述五大部件等物理装置及将它们组织成一个计算机系统的体系结构。B CPU：运算器与控制器合称为中央处理器。#单片CPU：将CPU集成于一块芯片之中，构成单片CPU。C 主存储器：可由CPU按地址直接访问的，速度较快而容量有一定限制，目前多用半导体存储器构成，又叫内存储器。主机：中央处理器和主存储器。外存储器：作为主存后援的一级叫后援存储器，或称辅助存储器，由于位于主机范畴之外，又叫外存储器。如硬盘，容量很大但速度较主存慢。D 外围设备：输入与输出设备合称为I/O设备，由于在逻辑划分上也是位于主机之外，所以又称为外围设备或外部设备。（二） 软件系统A 软件：通常泛指各类程序和文件，实际上是由一些算法以及它们在计算机中的表示所构成，体现为一些触摸不到的二进制信息，所以称为软件。它的实体主要表现为程序。B 软件系统包含：1、系统软件：是一组为保证计算机系统良好运行而设置的基础软件，通常作为系统资源即软设备提供给用户使用。它负责系统的调度管理，向用户提供服务。包括（操作语言数据服务标准）：操作系统类、语言处理程序、数据库管理系统、各种服务性支撑软件、各种标准程序库。2、应用软件：指用户在各自应用领域中，为解决各类问题而编写的程序，也就是直接面向用户需要的一类软件。C 操作系统：是软件系统的核心。它是负责管理和控制计算机系统硬、软资源与运行程序的系统软件，是用户和计算机之间的接口，提供了软件的开发环境和运行环境。D 语言处理系统：用户往往是用程序设计语言编写程序，而将用户编写的源程序转换成计算机识别的机器语言的解释程序和编译程序泛称为语言处理程序。有两种基本方式：1、解释方式：针对某种程序设计语言事先编制解释程序，使用时执行解释程序，对用程序设计语言编写的源程序边解释边执行；2、编译方式：针对某种程序设计语言事先编制编译程序，使用时执行编译程序，将源程序翻译成机器语言的目标程序，然后执行目标程序。E 数据库管理系统：负责装配数据、更新内容、查询检索、通信控制，对用数据库语言编写的程序进行翻译，控制有关的运行操作等的软件。#数据库：是在计算机存储设备上合理存放的、相互关联的数据的集合，能提供给所有可能的不同用户共享使用，独立维护。（三） 层次结构模型A 现代计算机系统如何进行多级划分？1、从硬软件组成角度划分：计算机系统的逐级生成过程：硬核（硬件系统）：微程序控制器和硬连逻辑部件；机器语言（指令系统）；操作系统；语言处理程序（解释、编译）；作为软件资源的应用程序；用户程序；数学模型、算法。计算机求解问题的过程：系统分析级；用户程序级；操作系统级；机器语言级（指令系统）；微程序级。见P11图。2、从语言功能角度划分：实际机器（机器语言物理机）；汇编语言虚拟机；高级语言虚拟机；专用语言虚拟机；程序。见P12图。B 物理机：计算机硬核的物理功能只是执行机器语言，称为机器语言物理机。虚拟机：是指通过配置软件扩充机器功能后，所形成的一台计算机，实际硬件在物理功能上并不具备这种语言功能。（四） 硬、软件界面与逻辑上的等价A 固件：微程序被固化在只读存储器中。从信息形态上讲，微程序类似于软件；从器件形态上讲，它固化在硬件芯片内；从逻辑功能上讲，它属于CPU的范畴；因而称为固件。B #软硬件功能分配的三种策略：1、硬件软化：即领先软件实现以前硬件的一些功能；2、软件硬化；3、固件化。（五） 计算机组成原理涉及的几个层次A 涉及两个层次：1、计算机组织：对于硬件设计者，需要注意计算机硬件系统的具体实现，包括哪些组成部件，它们的工作原理、逻辑实现、设计方法，以及它们连接成整机的方法；2、计算机结构：（对于系统程序员与用户，更关心的是计算机系统的功能特性，特别是从硬件与软件交界面所看到的硬件功能特性，即硬件能实现哪些功能，能为软件提供哪些硬件支持。所以着眼于与其功能特性有关的结构，这种结构模型常称为概念结构模型。这些泛指计算机结构。）即硬件设计者与用汇编语言编写程序的用户看到的硬件系统概念结构与功能特性。三、 计算机硬件系统组织（一） 总线A 总线：是一组能为多个部件共享的公共信息传送线路，可以分时地接收与发送各部件的信息。B #总线按任务分为：1、CPU内部总线；2、部件内总线；3、系统总线；4、外总线。按传送方向可分为：1、单向总线；2、双向总线。C 总线的数据通路宽度：总线能一次并行传送的数据位数。#数据传输率：单位时间能传送的数据量。（二） 以总线为基础的典型系统结构A 接口：泛指系统总线与外围设备之间的连接逻辑部件，通常含有暂存信息的缓冲寄存器和一些控制逻辑。（三） 采用通道或IOP的大型系统结构A 通道：是管理I/O操作的控制部件。CPU启动通道后可以继续进行本身的处理任务，由通道去执行通道程序，管理具体的I/O操作，从而使CPU中的数据处理与I/O操作得以同时进行。（四） 多机系统A #多机系统：一个系统中有多个CPU。按多机之间连接的紧密程度分为：1、紧耦合多机系统。结构特点：通过总路线或交叉开关矩阵进行多机互连，多机间可以通过共享主存交换信息。2、松耦合多机系统。结构特点：用通信网络连接各节点，每个节点内有一个CPU和自身的存储器，甚至可有自己的外存储器或其它外围设备；各机间以中断方式传送信息包，作为通信手段。四、 计算机的性能指标B 衡量计算机性能的基本指标（字主外转运算软件）：1、基本字长；2、主存容量：字节数，单元数（字数）位数；3、外存容量；4、运算速度：CPU时钟频率，每秒平均执行指令数（ips），单独注明时间；5、所配置的外围设备及其性能指标；6、系统软件配置情况。A 字节：每个存储单元有8位，称为一个字节。B 基本字长：指参与运算的数的基本位数。第二章 运算方法与运算器一、 数据信息的表示方法（一） 进位计数制及其相互转换A #运算方法的基本思想：各种复杂运算处理最终可分解为四则运算与基本的逻辑运算，而四则运算的核心是加法运算。通过补码运算可化减为加，加减运算与移位的配合可实现乘除运算，阶码运算与尾数的运算组合可实现浮点运算。B #从信息传送角度理解运算器的组成原理，通过不同的输入选择，实现不同的运算功能。C 位权：在有权编码（与数位位置有关的编码方法）中，每个数码所表示的数值等于该数码乘以一个与所在数位有关的常数，这个常数就是该位的权。基数：某计数制中所允许选用的数码个数，即最大数码值加1，就是该计数制的基数。D #十进制整数二整：1、减权定位法；2、除基取余法。十小二小：1、减权定位法；2、乘基取整法。二整十整：1、按权相加法；2、逐次乘基相加法。二小十小：1、按权相加法；2、逐次除基相加法。（二） 带符号数的表示A 真值：日常使用的用正负符号加绝对值表示的数值。机器数：在计算机中使用的、连同数符一起数字化了的数。常用的机器数形式：原码、补码、反码。B 原码：约定数码序列中最高位为符号位，符号位为0表示该数为正，为1表示该数为负；其余有效数值部分则用二进制的绝对值表示。表示定义见P28。C 补码：确定模以后，将某数X对该模的补数称为其补码。补码表示方法：如果数为正，则正数的补码与原码形式相同；如果数为负，则将负数原码除符号位外其余各位取反，末位再加1，即得负数的补码。这是以有模运算为前提的。补码的统一定义式：X补=M+X(mod M)。表示定义见P28。由真值、原码转换为补码：正数表示与原码相同，负数：1、“变反加1”；2、符号位不变，尾数自低位向高位，第一个1及其后的各位0保持不变，以后的各位按位变反。由补码求真值与原码与上述两种方法相逆。D 反码：对原码的尾数逐位取反得到的一种机器数表示形式。表示定义见P31。表示规则：正数表示与原码相同，负数：符号位为1，尾数则由原码按位取反。E #1、正数的补码、反码与原码相同。2、数值0在原码表示中有两种形式，即+0与-0。3、负数补码的表示范围比原码多一种数码组合：定点小数可至（-1），代码组合为1.00；定点整数可至-2n，代码组合为100。（三） 定点表示法A 根据小数点位置是否固定：1、定点表示；2、浮点表示。B 定点数：约定小数点位置固定不变的数。#1、无符号整数：将符号位略去的正整数，小数点在最低位之后；2、带符号定点整数：小数点在最低位之后；3、带符号定点小数：小数点在符号位之后，即纯小数。C 表示范围：1、无符号整数：02n+1-1，分辨率：1；2、带符号定点整数：原码：-（2n-1）2n-1，补码：-2n2n-1，分辨率：1；3、带符号定点小数：原码：-（1-2-n）1-2-n，补码：-11-2-n，分辨率：2-n。D 浮点数：约定小数点位置不固定，根据需要而浮动的数。代码分成两个组成部分：阶码E和尾数M。真值N=REM。格式：Ef E1 E2 Em Mf M1 M2Mn。Ef 、Mf分别是阶符和数符。范围：-22m-122m-1（1-2-n）。分辨率：2-2m 2-1。对于同一种系统，R是隐含约定的常数，并不直接表现在浮点数代码中。E为二进制负整数，可用补码或移码表示。M可用补码或原码表示。E 规格化浮点数：为充分利用尾数部分的有效位数，使精度尽可能高，一般对浮点数采取规格化表示。以R=2为例，则规格化尾数的含义是满足条件：1/2|M|1。F #移码（增码）：X移=2m+X。相当于将真值沿数轴正向平移量2m。移码符号位为0时是负值，为1时才是正值，这与其他三种码制相反。对阶：在对浮点数进行加减运算时，需将两数的阶码调整得相同，称为对阶。（四） 字符的表示A ASCII码：美国信息交换标准码。ASCII码字符集共有128种常用字符。每个ASCII码字符用七位编码，允许一位奇偶校验位构成一个满字节。二、 算术、逻辑运算基础（一） 原码加减、补码加减A #原码加减：操作数与运算结果均用原码表示，运算时令尾数进行加、减，符号位单独处理。B #补码加减：操作数用补码表示，连同符号位一道运算，结果也用补码表示。基本关系：（X+Y）补=X补+Y补；（X-Y）补=X补+（-Y）补。运算器框图见P38图。（二） 溢出判别、移位、舍入、逻辑运算A 溢出：运算结果超出机器数的表示范围。仅当两同号数相加时才有可能产生溢出。正（负）溢：两个正（负）数相加而绝对值超出允许的表示范围。溢出判别逻辑：见书P39。B 逻辑移位：在逻辑移位中，将数字代码当成纯逻辑代码，没有数值含义，因而没有符号与数值变化的概念。#分为：循环左移、循环右移、非循环左移、非循环右移。实现方法：1、使用移位寄存器；2、在寄存器间传送时利用斜位传送。应用：如串并转换，或对串代码中某一位进行判别。C 算术移位：在算术移位中，数字代码具有数值含义，且大多带有符号位，因此必须保持符号位不变。#移位规则：1、原码（及正数补码）：数符不变，空位补0。左移：如采用单符号位且移位前绝对值已1/2，则左移会溢出，因而是不允许的；如采用双符号位则允许左移1位，第二符号位暂时用来保存有效数值。右移：如采用双符号位，则上次运算中暂存于第二符号位的数值，将移回最高有效位。2、负数补码左移：数符不变，空位即末位补0；3、负数补码右移：数符不变，空位补1。D #舍入规则：1、原码与补码采取“0舍1入”（因为补码的末位与原码相同）；负数反码采取“1舍0借”：即当第n+1位为1则舍去，若为0，则舍去后在第n位减1。2、原码与补码采取“恒置1”，负数反码采取末位“恒置0”。E #最基本的逻辑运算：逻辑乘（与），逻辑加（或），求反（非），异或（按位加）。基本运用：1、用异或运算判别两数是否相等，或二字符是否符合；2、用异或运算实现按位变反；3、用逻辑乘实现按位清零；4、用逻辑加实现按位置1。三、 算术、逻辑运算基础（一） 全加器（加法单元），并行加法器与进位链结构A 全加器：一位二进制加法单元有三个输入量：操作数Ai与Bi，低位传来的进位信号Ci-1。它产生两个输出量：本位和i，向高位的进位信号Ci。这种考虑了全部三个输入的加法单元叫做全加器。半加器：只考虑两个输入的加法单元。见P44图及公式。全加器有：采用原变量输入的全加器单元和采用反变量输入的全加器单元。B 串行加法器：每步只求一位和，将n位加分成n步实现，这种加法器称。并行加法器：用n位全加器一步实现n位相加，即n位同时相同，这种加法器称。它的逻辑结构包括两部分：全加器单元与进位链。进位链：进位的产生是从低位开始，逐级向高位传播的。进位传递的逻辑结构形态好象链条，因此将进位传递逻辑称为进位链。C 进位信号的基本逻辑：Ci=Gi+PiCi-1。进位产生函数（本地进位、绝对进位）：上式中Gi=AiBi，称为第i位的进位产生函数。逻辑含义：若本位的两输入量均为1，必产生进位。进位传递函数（进位传送条件）：上式中的Pi。可选取三种逻辑形式之一：(A1 B1)、或 (A1 B1)、或(A1+B1)。逻辑含义：若本位的两个输入中至少有一个为1时，则当低位有进位传来时，本位将产生进位。D 进位链结构：1、串行进位（行波进位）：逐级形成各位进位，每一级进位直接依赖于前一级进位。2、并行进位（先行进位、同时进位、跳跃进位）：各位信号是独自形成的，并不直接依赖于前级。3、多重分组跳跃进位（分级同时进位，组内并行、组间并行的进位链）：将进位链分为两级：第一级：小组内并行进位链；第二级：小组间并行进位链。见P4547公式。各位进位信号的逻辑式如下：E 串行进位：C1=G1+P1C0=A1B1+( A1 B1)C0C2=G2+P2C1=A2B2+( A2 B2)C1Cn=Gn+PnCn-1=AnBn+( An Bn)Cn-1F 并行进位：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+ P3P2G1+P3P2P1C0Cn=Gn+PnGn-1+(PnP1)C0G 多重分组跳跃进位：假设加法器长15位，每3位一组。1、第一级：小组内并行进位链第一组：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+ P3P2G1+P3P2P1C0第二组：C4=G4+P4CC5=G5+P5G4+P5P4C2、第二级：小组间并行进位：C是组间并行进位链中第一小组产生的进位，G是第一小组的进位产生函数，P是第一小组的进位传递函数C=G+PC0C=G+PG+PPC0C=G+PG+ PPG+PPPC0G=G3+P3G2+ P3P2G1P=P3P2P1C0（二） ALU单元与多位ALU部件，十进制加法器A #多功能算术、逻辑运算部件ALU：将若干位全加器、并行进位链、输入选择门三部分集成于一块芯片之上。B #一位ALU逻辑包括三部分：1、由两个半加器构成的全加器；2、对算术运算或逻辑运算的选择控制门M；3、由与或非门构成的输入选择逻辑。见P47图及P49的SN74181图。多位ALU部件：1、如采取组间串行进位结构，只需将几片SN74181简单级连即可，即将各片的进位输出Cn+4送往高位芯片的进位输入端Cn。2、如采用组间并行进位结构，可增加并行进位链芯片SN74182。SN74181的使用有两种极性关系：1、输入反变量、输出反变量；2、输入原变量，输出原变量。C 处理十进制数有两种方法：1、先将输入的十进制数转换为二进制数，进行二进制数运算，再将运算结果转换为十进制数；2、采用二-十进制数，进行十进制运算。常用8421码：先对每个十进位按二进制相加；若和9，则结果不必校正；若和9，则和值再加6，所产生的进位送往高位。Ci= Ci4 +A4A3+A4A2。四、 定点乘法运算（一） 原码一位乘法、补码一位乘法、原码两位乘法、补码两位乘法A 时序控制乘法器：多位乘需分解为多步实现，依靠时序控制分步，所以又称为时序控制乘法器。阵列乘法器：利用中、大规模集成电路芯片，在一拍中实现多项部分积的相加，这就形成另一类乘法器结构，称为阵列乘法器。B #原码一位乘法的处理思想：先当成两个正数相乘，再考虑“同号相乘为正，异号相乘为负”，单独决定乘积符号。寄存器分配与初始值：A寄存器：存放部分积累加和，初0。B：存放被乘数X。C：存放乘数Y，运算中每乘一位，将A中的末位移入C高位。符号位：A、B均设置双符号位，可用第二符号位暂存进位，第一符号位始终批示部分积的符号。操作步数：需n次累加移位（n为乘数尾数位数）。最后一步累加后不要忘了移位。见P56图。C 实现补码乘法有两种方法：1、校正法：先按原码乘法那样直接乘，再根据乘数符号进行校正：不管被乘数X补的符号如何，只要乘数Y补为正，则可像原码乘法一样进行运算，结果不校正；如乘数Y补为负，则先按原码乘法运算，结果再加一个校正量-X补。2、比较乘法（Booth乘法）：XY补=X补0.Y1Y2Yn-X补Y0。由此式可得推导式：XY补=X补(Y1-Y0)+2-1 (Y2-Y1)+2-n (Yn+1-Yn)。这里Y0是Y的符号位，Y n+1是增设的一个附加位，其初始值为0。D 补码一位乘的基本操作：被乘数X补乘以对应的相邻两位乘数之差值，再与原部分积累加，然后右移一位，形成该步的部分积累加和。因每步要右移一位，所以参与比较的始终位于最末的Yn+1、Yn位。寄存器分配与初始值与原码一位乘相似。步数：n+1步，最后一步不移位，因为这一步是用来处理符号位的。（二） 原码两位乘法、补码两位乘法、快速乘法简介A #两位乘法：每步（每拍）同时处理两位乘数，根据两位乘数的组合决定本拍内应该做什么操作，从而在一拍内求得与两位乘数相对应的部分积。运算速度比一位乘提高近一位。B #原码两位乘法：通过将加数左斜一位送加法器可实现+2X，而把+3X当作（4X-X）来处理，即本拍中只执行-X，用一个欠帐触发器CJ记下欠帐，到下一拍再补上+4X。因为每一拍累加部分积要右移两位，所以前一拍移位前欠下的+4X操作，到了移位后的下一拍，只需执行+X操作即可。寄存器分配与初始值与原码一位乘相似。符号位：但A与B均取三符号位，C取双符号位00。CJ是一位独立的触发器。步数：（1+n）/2+1。见P59规则表。共8种。C #补码两位乘法：先按补码一位乘法分别列出两步的操作，再综合成一步两位操作，即可得P61规则表。共8种。D 带进位传播加法器（简称CPA）：考虑进位。E 存储进位加法器（简称CSA）：基本思想是：在同一级加法器中将进位信息暂时保留，留待下一级加法器或更后面再处理（即加到下一级）。这种思想使构成的多操作数加法网络分为若干级，前几级加法器是暂不考虑进位的CSA，最后一级才是考虑进位的CPA。伪加器：CSA所用加法单元称为伪加器，所得的和叫伪加和。伪加器单元在逻辑上与全加器相同，但在外部功能上既可是两输入操作数与低位来进位信号的全加，也可是三操作数（无进位）的伪加。F #多操作数加法网络：1、柱形乘法器：第一级实现三操作数相加，对应于三项部分积。以后每一级加入一个操作数即一项部分积。每一级产生的伪加和（暂不考虑进位），直传下一级对应的同一位，将进位左斜一位传至下一级。从进位角度看，同一级没有进位关系。第二级中三个输入为：a、第一级来的伪加和；b、新增加的部分积输入；c、第一级左斜一位传来的进位。这一级同级间也无进位。最后一级采用常规的带进位传播加法器CPA，接受的三个输入为：a、上一级直传来的伪加和；b、本级CPA中的低位进位信号；c、上一级左斜一位传来的进位。这一级可采用并行进位链。2、树形乘法器：构成思想：在每一级用尽可能多的CSA单元，以处理在这一级可以相加的数位，从而减少整个加法网络的级数，提高速度。见P63、64图。G #阵列乘法器：以一位乘或两位乘为基础，同时形成与整个乘数对应的多项部分积，用多操作数加法网络实现相加，一步求出乘积。芯片内包含两大部分：1、用若干与门产生与操作数数位对应的多个部分积数位；2、用多操作数加法网络求乘积。运用多操作数加法网络思想，可实现mn位的多位乘，并将它制成集成化阵列乘法器，再用化莱士树将若干块mn的芯片连接成更高位数的乘法器。五、 定点除法运算（一） 原码不恢复余数除法、补码不恢复除法、快速除法简介A #恢复余数法的处理思想：先减后判，如减后发现不够减，则商0并加除数，即恢复减前的余数。B 不恢复余数法除法（加减交替法）：处理思想是：先减后判，如减后发现不够减，则下一步改作加除法操作。这样操作步数是固定的，仅与所需商的位数有关。证明：1、若够减，则上商Qi =1，下一步步做2ri-Y；2、若不够减，即ri =2ri-1-Y0，则上商Qi =0，恢复余数为ri=ri+Y=2ri-1，下一步做ri+1 =2ri-Y=2（ri+Y）-Y=2ri+Y。2000工大考。C #原码不恢复除法的要点：1、取绝对值相除，符号位单独处理；2、对于定点小数除法，为使商不致溢出，应使被除数绝对值小于除数绝对值，即|X|Y|；3、每步操作后，可根据余数ri判断是否够减，并相应上商Qi为1或0；4、基本操作：ri+1=2ri+(1-2Qi)Y，即第i步够减，即Qi =1，则第i+1步应做2ri-Y，第i步不够减，即Qi =0，则第i+1步应做2ri+Y；5、若最后一步余数为负，应恢复余数；6、第一步操作：2 r0-Y，可使除法的整个操作统一起来；7、步数：n步，如第n步余数为负，则需增加一步恢复余数；7、结果表达：如：-(0.101+0.1002-5/0.111)。D #补码不恢复除法：同1减。Qi=Sri SY。商符处理有两种方法：1、第一步先做X 补Y补，但与后面操作不统一；2、第一步把被除数X当作寝余数r0，第一步做2ri补Y补，显然，所得商符与正确值相反。如需求n位商，则在做完第n步，求得假商符与n-1位商之后，再令假商加（1+2-n），即获得校正后的真商。假商符加1并舍去进位，就变反为真商符，尾数加2-n相当于令第n位商恒为1，符合求商规则末位恒置1。X 补Y 补数符商符第一步操作r补Y补数符上商下一步操作同号0减同号（够减）12ri补-Y补异号（不够减）02ri补+Y补异号1加同号（不够减）12ri补-Y补异号（够减）02ri补+Y补E #快速除法有两种常见方法：1、将除法转换为乘法，以利用快速乘法器2、采取阵列除法器，将逐级递推的各步操作直接在硬件逻辑上级连起来，在一拍内实现。F #迭代除法（收敛除法）：两数相除，可将被除数和除数分别看成是一个分数的分子和分母，若分别乘以一迭代系数ci序列，使分母收敛于1，则分子便相应收敛为商值，这就使除法转换为乘法。算法：1、先取Y的若干高位，查倒数表，得第一次迭代系数c0。Y1=c0Y，X1=c0X， c01/Y，Y1=1-，是第一次迭代存在的误差值。2、第二次迭代，取c1=2-Y1=1+，则Y2=c1Y=（1+）（1-）=1-2如此迭代下去，第i次得到Y2=1-2（i-1）。当误差|2（i-1）|2-n，可认为Yi=1，则Q= Xi=Xc0c1ci。G #阵列除法器：让各次“加减与移位”操作以阵列形式在一拍内完成。1、采用可控加减单元CAS；2、上一级产生的商值能控制下一级加减操作。CAS包含一个全加单元和一个控制加减的异或门：当P=0时，是加法单元，实现A+B；当P=1时，起减法单元作用。每一级由控制信号Pi选择加或减，送至这一级所有的CAS单元，而进位信号（或借位信号）则由低位至高位逐级传递。每一级最后进位值即相应的商值，它又作为下一级的控制信号P。见P73、74图。H 具体运算见P53、54、57、60、67、70。六、 浮点四则运算（一） 浮点加减运算、浮点乘法运算、浮点除法运算A 规格化浮点加减运算可分为以下四步：1、检测操作数是否为零；2、对阶：两浮点数加减时，须将它们的阶码调整得一样大，这个过程称为对阶。3、尾数相加（减）；4、结果规格化：右规：如两同号数相加，尾数有进位到符号位，使|M|1，则需将尾数右移一位使之规格化，称为右规。逻辑条件：Af1 Af2=1（双符号位）。有上溢可能；左规：如两规异号数相加（或同号数相减），使|M|+I，或由+I-I）。无自同步能力。用于早期低速磁带机中。D 调相制（相位调制PM，相位编码PE）：1、写0时，在位单元中间位置让写入电流负跳变，由+I-I；1、写0时，在位单元中间位置让写入电流正跳变，由-I+I。在这样的写入电流作用下，记录磁层中每个位单元中将有一次基本的磁通翻转，即用相位的不同来区分0与1，所以称为相位编码。具有自同步能力。广泛用于常规磁带机中。E 调频制（FM）：1、每个位单元起始处，写入电流都改变一次，留