煤矿突水监测 数据采集 现场可编程门阵列 CAN总线论文.doc

煤矿突水监测论文：基于FPGA的煤矿突水监测数据采集系统的设计【中文摘要】煤矿突水灾害一直是困扰和制约煤炭生产的五大灾害之一。随着我国多数煤层的开采进入深层位,开采深度、开采强度、开采速度、开采规模的增加和扩大,近年来煤矿水害一直呈高发趋势。针对当前煤矿开采过程中突水监测参数单一、动态监测不够完善的状况,本论文提出了一种基于现场可编程门阵列(Field Programmable Gate Array, FPGA)技术的多参数煤矿突水监测数据采集系统设计方案。论文首先讨论了FPGA的技术特点和基本结构,选定了Altera公司的Cyclone EP1C6Q240C8芯片作为系统数据处理和控制核心。接着介绍了FPGA的典型开发流程、Verilog硬件描述语言(Verilog HDL)、Quartus综合设计平台和ModelSim仿真工具。另外,由于井下环境恶劣、突水监测点随机,系统采用了CAN总线技术实现与上位机通信。在基本理论部分,通过分析研究煤矿突水灾害的预警原理,提取了煤矿突水前变化较为明显的四种物理量：温度、应力、应变、水压作为监测对象。同时,简要介绍了数据采集技术和井下监测系统的设计原则。论文的硬件设计部分对系统的关键因素：电源、时钟、AD转换、CAN.【英文摘要】The coal mining water inrush is one of the five coal mine disasters, which invariably perplex and limit the coal production. With the majority of our coal seam mining into the Deep place, mining depth, mining strength, mining speed, mining scale of the increase and expansion, water inrush disaster has shown a trend of high, in recent years. For the imperfect situations, that the water inrush monitoring parameters is single and the deficiency of dynamic monitoring, this paper studies a novel water inrush mul.【关键词】煤矿突水监测 数据采集 现场可编程门阵列 CAN总线【英文关键词】coal mining water inrush monitoring data acquisition FPGA CAN bus【目录】基于FPGA的煤矿突水监测数据采集系统的设计摘要3-5ABSTRACT5-7第一章 绪论11-151.1 课题背景及研究意义11-121.2 煤矿突水监测研究现状及其发展趋势12-131.3 主要任务和内容概要13-151.3.1 主要任务131.3.2 内容概要13-15第二章 相关技术研究15-292.1 FPGA技术15-222.1.1 FPGA简介15-162.1.2 FPGA的基本结构16-202.1.3 FPGA的典型设计流程20-222.2 硬件描述语言22-232.3 开发平台简介23-252.3.1 Quartus 综合设计平台23-242.3.2 Modelsim仿真工具24-252.4 CAN总线技术25-272.5 本章小结27-29第三章 突水监测数据采集系统设计的基本理论29-373.1 煤矿突水的基本理论29-333.1.1 突水模式29-313.1.2 被监测对象的选定31-333.2 数据采集技术33-343.2.1 数据采集系统的基本组成33-343.2.2 奈奎斯特采样定理343.3 井下监测系统的设计原则34-353.4 本章小结35-37第四章 系统的硬件设计37-594.1 硬件电路总体设计374.2 电源电路设计37-434.2.1 电源电路整体设计37-384.2.2 FPGA芯片电源设计38-424.2.3 PLL电源设计42-434.3 时钟电路设计43-444.4 AD转换电路设计44-504.4.1 信号调理电路444.4.2 AD转换芯片介绍44-474.4.3 电平转换芯片介绍47-484.4.4 AD转换模块连接电路48-504.5 下载电路设计50-524.5.1 JTAG接口电路50-514.5.2 AS接口电路51-524.6 CAN总线接口电路设计52-564.6.1 CAN控制器芯片52-554.6.2 CAN收发器连接电路55-564.7 系统的抗干扰措施56-574.8 本章小结57-59第五章 系统的软件设计59-815.1 总体设计59-605.2 时钟模块60-675.2.1 FPGA中时钟设计概述60-625.2.2 使用全局时钟网络和锁相环改善时钟62-655.2.3 时钟模块的实现65-675.3 数字滤波模块67-705.3.1 数字滤波器简介675.3.2 分布式算法67-695.3.3 低通FIR滤波器的实现69-705.4 AD转换