组成原理试卷gcl0.doc

1.某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为（ ）。A.+(263-1) B.+(264-1) C.-(263-1) D.-(264-1)2.在定点二进制运算器中，减法运算一般通过（ ）来实现。A.原码运算的二进制减法器 B.补码运算的二进制减法器C.原码运算的十进制加法器 D.补码运算的二进制加法器3.交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。A.流水 B.资源重复 C.顺序 D.资源共享4.某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ ）。A.1M B.4MB C.4M D.1MB5.寄存器间接寻址方式中，操作数在（ ）。A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈6.在下面描述的RISC指令系统中不正确的表述是（ ）。A选取使用频率高的一些简单指令，指令条数少 B指令长度固定 C指令格式种类多 D只有取数/存数指令访问存储器7.机器指令与微指令之间的关系是（ ）。A.用若干条微指令实现一条机器指令 B.用若干条机器指令实现一条微指令C.用一条微指令实现一条机器指令 D.用一条机器指令实现一条微指令8.采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的时间。A.指令周期 B.机器周期C.存储周期 D.总线周期9.CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量最少为（ ）。 A.512KB B.1MB C.256KB D.2MB10.为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。A.通用寄存器 B.堆栈 C.存储器 D.外存51.已知x = -01111，则x反 = _，x补 = _。2.一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共有 位，其中主存字块标记应为 位，组地址应为 位，Cache地址共 位。3.指令格式是指令字用二进制代码表示的结构形式，通常由_和_组成。4.在硬布线控制器中，时序信号采用 、 、 三级体制。5.CPU中保存当前正在执行的指令的寄存器是 ，指示下一条指令地址的寄存器是 。6.某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz，则总线的带宽是 。7. DMA方式采用以下三种方式： 、 、 。8.采用奇校验，假设校验位设置在最高位，0101011的校验码为 。9. CPU从 取出一条指令并执行该指令的时间称为 。1. 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。（6分）2. 存储系统一般由哪三级组成？分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。（7分）3.某机的指令格式如下所示 X为寻址特征位：X=00时，直接寻址；X=01时，用变址寄存器RX1寻址；X=10时，用变址寄存器RX2寻址；X=11时，相对寻址 设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址： 1322H 2244H （4分）4. 在EL-JY-II型计算机组成原理实验中，设计的微指令字长24位，其控制位顺序如下：24232221201918171615 14 1312 11 109 8 7654321S3S2S1S0MCnWE1A1BF1F2F3uA5uA4uA3uA2uA1uA0、三个字段的编码方案如表。F1字段F2字段F3字段15 14 13选择12 11 10选择9 8 7选择0 0 0LDRi0 0 0RAG0 0 0P10 0 1LOAD0 0 1ALU-G0 0 1AR0 1 0LDR20 1 0RCG0 1 0P30 1 1自定义0 1 1自定义0 1 1自定义1 0 0LDR11 0 0RBG1 0 0P21 0 1LAR1 0 1PC-G1 0 1LPC1 1 0LDIR1 1 0299-G1 1 0P 41 1 1无操作1 1 1无操作1 1 1无操作 表61（1） 指出其中相斥性的微命令和相容性的微命令。（2） 已知机器指令 IN AX,KIN ，其含义是：数据输入电路AX，其指令代码是0000 0000，微程序的入口地址是10（8进制），微指令为：S3 S2 S1 S0 M CN WE 1A 1BF1F2F3UA5.UA00 0 0 0 0 0 0 1 1000111111000001设计机器指令 IN BX , KIN 数据输入电路BX，微程序入口地址为16。给出机器代码和微指令代码。（8分）1. 某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息为12288B，共有275道。计算：磁盘存储器的存储容量为多少字节，磁盘数据传输率是多少。（6分）2.某计算机系统的内存储器由cache和主存构成，cache的存储周期为30ns，主存的存取周期为150ns。已知在一段给定的时间内，CPU共访问内存5000次，其中400次访问主存。问： cache的命中率是多少？ CPU访问内存的平均时间是多少ns？ cache-主存系统的效率是多少？（6分）3. 设有两个十进制数：x=-0. 875*21，y=0.625*22。 （1）将x,y的尾数转换为二进制补码形式。（2）设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。 （8分） 图示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1O表示寄存器R1的输出。未标信号的线表示直通，不受控制。 “ADD R2,R0”指令完成(R0)+(R2)R0的功能操作。画出