计算机原理(理工)2.ppt

计算机组成原理 天津大学 三 存储器层次结构存储器用来存放程序和数据 在现代计算机中 处于全机的中心地位 存储器系统的设计目标 尽可能快的存取速度 尽可能大的存储空间和尽可能低的单位成本 实现这些目标 采用多级结构的存储器系统 即选用成本 容量和速度不同的多种存储介质 组成一个统一的存储器系统 使每种介质处于不同地位 发挥不同作用 充分发挥各自的优势 从而达到最优性价比 以满足使用要求 计算机组成原理 天津大学 三级存储体系 容量较小但速度最快的SRAM芯片组成高速缓存Cache 容量较大速度适中的DRAM芯片组成主存 容量特大但速度较慢的磁盘构成辅助存储器 实现以低廉价格提供速度接近于Cache 且具有外存的容量的存储系统 Cache 主存层次借助于辅助硬件 实现Cache和主存间的数据交换 主存 辅存层次借助辅助软 硬件实现主存和辅存之间的信息交换 计算机组成原理 天津大学 多级存储器系统之间应满足2个原则 一致性原则 处在不同层次存储器中的同一信息应保持相同的值 包含性原则 内层存储器中的全部信息是其相邻外层存储器中一部分信息的副本 逐级包含 越靠近CPU 信息越少 为什么能提高性价比 利用程序访问的局部性原理 程序顺序执行比转移执行的比率要高得多 现代计算机中的存储层次 寄存器 片内Cache 二级 或三级 Cache 主存 辅存 计算机组成原理 天津大学 一 存储器分类1 按功能 容量 速度分类寄存器型存储器 高速缓冲存储器 Cache 主存储器 辅助存储器2 按工作性质 存取方式分类随机访问存储器RAM 只读存储器ROM 顺序访问存储器SAM 完全的串行访问存储器 直接存取存储器DAM 3 按存储介质分类半导体存储器 磁存储器 光存储器 计算机组成原理 天津大学 4 按信息保存时间分类易失性存储器 永久性存储器 二 存储器的层次化结构层次 寄存器 Cache 主存 磁盘 光盘三级存储体系 Cache 主存 辅存多级存储体系 Cache有多级 三 半导体随机存取存储器1 SRAM存储器的工作原理用类似触发器保存信息 只要不断电 信息可长久保存 速度快 容量小 计算机组成原理 天津大学 2 DRAM存储器的工作原理单管电路仅包含一个MOS管和一个小电容 依靠电容的充放电存信息0和1 容量大但速度慢 需要刷新 外部接口复杂 刷新电路 计算机组成原理 天津大学 例 下列有关SRAM和DRAM的叙述中 不正确的是 SRAM和DRAM的存储机理相同 都采用触发器记忆 DRAM的集成度不如SRAM高 SRAM不需要刷新 DRAM需定期刷新 SRAM和DRAM都是随机读写存储器A仅 B仅 C仅 D仅 计算机组成原理 天津大学 刷新目的刷新方式 按行进行 类似读操作 计算机组成原理 天津大学 例 已知动态MOS存储器的刷新周期为2ms 如果某一存储器的读 写周期为0 5 s 行地址为8位 该存储器可采用集中 分散和异步三种刷新方式 分别计算每一种刷新方式的刷新和读 写各占用多少时间 集中 刷新占用256 0 5 s读写占用2000 256 0 5 s分散 刷新占用256 0 5 s 只需256 s即可将整个存储器刷新一遍 在2ms内可进行多次刷新 异步 2000 256 7 8125 s 每7 8125 s有0 5 s用于刷新 其余读写 计算机组成原理 天津大学 四 只读存储器 非易失 ROM PROM EPROM EEPROM FLASHMEMORYEPROM 所存信息可用紫外线仪擦除 可以多次擦除 多次写入 写入后作为ROM使用 EEPROM 这种擦除无需紫外线光源 只需加上一定的脉冲 FLASHMEMORY 它也属于E2PROM 但不提供字节擦除方式 可以进行块擦除 计算机组成原理 天津大学 16 10 下列有关RAM和ROM得叙述中正确的是 IRAM是易失性存储器 ROM是非易失性存储器IIRAM和ROM都是采用随机存取方式进行信息访问IIIRAM和ROM都可用做CacheIVRAM和ROM都需要进行刷新A 仅I和IIB 仅II和IIIC 仅I II IIID 仅II III IV 计算机组成原理 天津大学 五 主存与CPU的连接地址 数据 控制信号地址总线位数决定可寻址的最大主存空间数据总线位数与总线工作频率乘积与该总线的数据吞吐能力成正比控制总线指出总线周期类型和本次读写操作完成时刻例 某计算机字长32位 其存储容量为256MB 若按单字编址 它的寻址范围是 A32MBB64MBC225单元D226单元主存储器的读写过程 计算机组成原理 天津大学 主存储器的技术指标 存取时间 读写一个存储单元所需的时间存储周期 连续两次读写存储单元所需的时间间隔存储容量 存储器所能够容纳的二进制信息的容量 常以字节 Byte 为单位 按字节编址 多数计算机能支持按字节或字 2 4 8个字节 读写存储器 计算机组成原理 天津大学 RAM组织 选用已有芯片构建存储器1 RAM芯片的并联 位扩展 2 2 2 RAM芯片的串联 字扩展 2 84 3 RAM芯片的混联 字 位扩展 2 计算机组成原理 天津大学 10 计算机组成原理 天津大学 由图可见 A0 A10用来选择芯片内部地址 2K A1 A1 用来选择4个 页 2KBRAM之一 A1 A1 00 选择第0页 0 2047单元 A1 A1 01 选择第1页 2048 4095单元 A1 A1 10 选择第2页 4096 6143单元 A1 A1 11 选择第3页 6144 8191单元 计算机组成原理 天津大学 例 某半导体存储器容量32K 8位 其中ROM区8K 8位 用4K 4位的ROM芯片组成 RAM区24K 8位 用8K 8位的RAM芯片组成 ROM安排在内存的低端 RAM紧靠ROM 请回答 1 两种类型的芯片各需多少片 并写出各芯片的地址范围 用十六进制表示 2 说明如何使用译码器实现芯片片选 包括译码器的输入端应连接的地址线位数及输出端与每个芯片的片选如何连接 计算机组成原理 天津大学 1 ROM芯片需4片 RAM芯片需3片地址分配ROM1 ROM20000 0FFFHROM3 ROM41000H 1FFFHRAM12000H 3FFFHRAM24000H 5FFFHRAM36000H 7FFFH2 3 8译码器的输入接地址线A14A13A12输出000接ROM1 ROM2的片选001接ROM3 ROM4的片选010 011接RAM1的片选100 101接RAM2的片选110 111接RAM3的片选 计算机组成原理 天津大学 15 09 某计算机主存容量为64KB 其中ROM区为4KB 其余为RAM区 按字节编址 现在要用2K 8位的ROM芯片和4K 4位的RAM芯片来设计该存储器 则需要上述规格的ROM芯片数和RAM芯片数分别是A 1 15B 2 15C 1 30D 2 30解 ROM4KB RAM60KB4K 8 2K 8 260K 8 4K 4 30 计算机组成原理 天津大学 15 10 假定用若干个2Kx4位芯片组成一个8Kx8为存储器 则0B1FH所在芯片的最小地址是 A 0000HB 0600HC 0700HD 0800H1 00000000000000000000H000001111111111107FFH2 00001000000000000800H00001111111111110FFFH3 00010000000000001000H000101111111111117FFH4 00011000000000001800H00011111111111111FFFH 计算机组成原理 天津大学 六 双口RAM和多模块存储器双口RAM 两套相互独立的读写电路 具有双端口输出功能 双端口存储器所以能进行高速读写操作 是因为采用两套相互独立的读写电路 当双端口存储器的左右端口的地址码相同时 会发生读写冲突 数据码相同没有问题 计算机组成原理 天津大学 提高存储器性能途径 1 主存的并行读写技术一个工作周期主存可以读出多个主存字 两种方案 一体多字方案优点 通过加宽每个主存单元的宽度 使每个主存单元同时存储几个主存字 每次读操作能够同时读出几个主存字 使得读出一个主存字的 计算机组成原理 天津大学 平均读出时间变为原来的几分之一 缺点 每次读出的几个主存字需要一个位数足够多的寄存器缓存 等待数据总线 分几次被传送 数据总线 计算机组成原理 天津大学 多体交叉编址技术 多模块存储器 将主存储器分成几个能独立读写 容量相同 字长为一个主存字的存储体 通过合理的组织 使几个存储体协同动作 从而提供比单个存储体更高的读写速度 两种读写方式 同一个读写周期同时启动所有体的读写操作 低位交叉编址 顺序轮流启动各自的读写周期 高位交叉编址 低位交叉编址方式 把连续的主存字分配到不同的存储体中 计算机组成原理 天津大学 0 低位交叉编址使得低位地址经过译码后选择不同的存储体 依据程序运行的局部性原理 则各个存储体就可以并行工作 大大提高了主存的访问速度 计算机组成原理 天津大学 多模块交叉编址存储器带宽 假设 存储器模块字长等于数据总线宽度模块存取一个字的存储周期为T总线传送周期为c交叉存储器的模块数为m低位交叉编址存储器可以在一个存储周期T同时读出m个字 第一个可直接送数据总线 但由于数据在总线的传输需要时间c 所以第一个字取出以后需经过时间c才能传送第二个字 所以连续读取m个字所需时间为 以保证启动某模块后经mc时间再次启动该模块时 它的上次操作已经完成 计算机组成原理 天津大学 例 设交叉存储器容量为1MB 字长64位 模块数为4 存储周期200ns 数据总线宽度64位 总线传送周期50ns 当连续读出4个字时 该存储器的带宽是 A320Mb sB320MB sC730Mb sD730MB st 200 3 50 350ns传送信息量64 4 256b带宽 256b 350 10 9 730Mb s顺序执行t 200 4带宽 256b 800 10 9 320Mb s 计算机组成原理 天津大学 2 支持成组数据传送成组数据传送方式是指用于提高在数据总线上的数据传送能力的一种技术 即通过地址总线传送一次地址后 能连续在数据总线上传送多个 1组 数据 七 高速缓存Cache是为了解决CPU与主存速度不匹配的问题 在CPU与主存之间设置的一个高速度小容量的存储器 Cache通常用高速的SRAM组成 它能高速地 计算机组成原理 天津大学 向CPU提供指令和数据 从而加快了程序的执行速度 Cache内容是主存的一部分 CPU由原来的访问主存变为访问Cache 所以对CPU来说 它所访问的存储器将具有主存的容量和Cache的速度 包括管理在内的全部功能由硬件实现 因而对程序员是透明的 计算机组成原理 天津大学 1 程序访问的局部性原理 引入Cache的理论依据 在一个较短的时间范围内 对主存储器的访问 其地址往往集中在一个很小的逻辑地址空间范围内 它包含3个方面的含义 时间局部性 在一小段时间内 最近被访问过的程序和数据很可能再次被访问 循环 空间局部性 在空间上这些被访问的程序和数据往往集中在一小片存储区域中 数组 指令执行顺序方面 指令顺序执行比转移执行的可能性要大 计算机组成原理 天津大学 2 Cache的基本工作原理在Cache存储系统中 把Cache和主存各分成若干个块 block 主存中和Cache中块的大小相同 但块的数目不同 当CPU要访问Cache时 CPU通过总线送来的主存地址将存于主存地址寄存器MAR中 和 B经过主存 Cache地址变换得到b b和W进入Cache地址寄存器CAR中的b和w w和W相同 如果命中 即CPU所访问的信息在Cache中 则用CAR地址去访问Cache 从Cache中取出数据送往CPU 计算机组成原理 天津大学 计算机组成原理 天津大学 如未命中 则用MAR中的地址去访问主存 从主存中取出一个数据送往CPU 同时把包括被访问地址在内的一 整 块数据调 装 入Cache 以备以后使用 如果此时Cache已存满 无空闲 则需要根据某种替换算法 淘汰 替换 一块不常用的Cache空间以便存入从主存中新调入的块 计算机组成原理 天津大学 cache的命中率 CPU所要访问的信息在cache中的比率Nc为cache完成存取的总次数Nm为主存完成存取的总次数平均存取时间tatc表示cache的访问时间 tm表示主存的访问时间 计算机组成原理 天津大学 访问效率ee tc ta例 某计算机的存储系统由cache和主存组成 某程序执行过程中访存1000次 其中访问cache缺失 不命中 50次 则cache的命中率是A 5 B 9 5 C 50 D 95 例 已知一Cache 主存系统的平均访问时间为100ns Cache和主存的存取时间分别为50ns和250ns 求Cache的命中率 计算机组成原理 天津大学 例 已知cache主存系统的效率为85 平均访问时间为60ns cache比主存快4倍 求主存的存取周期和cache的命中率 tc ta e 60 0 85 51主存存取周期 51 5根据即可得出命中率 影响cache命中率的因素 Cache的容量 大一些较好Cache与主存每次交换的信息量 适中 Cache的不同组织方式 多路组相联更好多级cache可提高命中率Cache装满后的替换算法 计算机组成原理 天津大学 3 Cache和主存之间的映射方式1 全相联映象 主存中的一个块能够映象到Cache中任意一块的位置 优点 利用率高 存取灵活 不易发生块冲突 缺点 标志位较长 比较电路复杂 使用成本太高 计算机组成原理 天津大学 计算机组成原理 天津大学 2 直接映象 每个内存块 字 只能保存在唯一的cache位置上 主存按Cache的大小分区 主存每个区的块和的Cache块直接对应 映象 主存的块以cache的块数为模映射到Cache的固定位置 优点 标志位较短 访问Cache时仅需比较一次 比较电路成本低缺点 对每一块只有一个固定的位置可存 易产生冲突 利用率低 命中率低 计算机组成原理 天津大学 主存容量 64字节 块 8块 512B主存地址 地址变换 126 计算机组成原理 天津大学 设主存容量1MB cache容量16KB 块的大小为512B 采用直接映像方式 1 写出cache的地址格式2 写出主存地址格式3 主存地址为CDE8FH的单元在cache的什么位置 1 cache块数 16KB 512B 32cache地址 块号5位 块内地址9位2 主存容量1MB 所需地址20位 其中块号占11位主存地址 标记6位 块号5位 块内地址9位3 CDE8FH 11001101111010001111 计算机组成原理 天津大学 3 组相联映象 每个主存块可以映射到Cache的固定组的任意位置 主存按Cache的大小分成若干个区 主存区和Cache内分组 组内分块 主存的组到Cache的组之间采用直接映像 对应组内各块之间采用全相联映像 用得少 主存的块以Cache的组数为模映射到Cache固定组的任意块 将主存按Cache组数分区 每个区的块与Cache的对应组直接映射 组内相联映射 计算机组成原理 天津大学 此方法不太好 一少部分学校采用 计算机组成原理 天津大学 第0组第1组 0区1区2区3区 如果每组只有一块 直接映像 如果整个Cache为一组 即为全相联映像 计算机组成原理 天津大学 主存地址 216 标志 区号 标志 区号 计算机组成原理 天津大学 例 主存容量16M 32位 cache容量为64K 32位 主存与cache之间以每块4 32位大小传送数据 若采用每组2行的组相联方式组织cache 则标记为 位 A8B9C10D13例 一个32位微处理器采用片内4路组相联cache 其存储容量为16KB 其行大小为4个32位字 主存地址格式中的标记 组地址 字地址分别是 位 A20 10 2B18 12 2C22 8 2D20 9 2 计算机组成原理 天津大学 一个组相联映象cache由64块组成 每组4块 主存包含4096块 每块32个字节 1 写出cache的地址格式2 写出主存的地址格式3 主存地址18AB9H映像到cache的哪一块 1 cache的地址位数11位块内地址5位 组号4位 组内块号2位2 主存地址17位块内地址5位 组号4位 标志8位3 18AB9H 11000101010111001第5组的20 21 22 23块 标志组号组内地址 计算机组成原理 天津大学 14 09 某计算机的Cache共有16块 采用两路组相连映射方式 即每组两块 每个主存块大小为32字节 按字节编址 主存129号单元所在的主存块应放入的Cache组号是A 0B 2C 4D 6解 Cache共有8组 组号3位 块内地址5位129 10000001组相联映像是直接映像和全相联映像的折衷方案 即体现直接映像的优点又避免了其缺点 若组相联映像的每组只有一块 就变成直接映像 若整个缓存为一组 就变成相联映像 计算机组成原理 天津大学 计算机组成原理 天津大学 4 Cache中主存块的替换算法1 FIFO FirstInFirstOut 算法其算法思想是将同一组中最先调入Cache中的块替换出去 这种方法实现容易 开销较小 缺点是一些频繁使用的页面也会被替换出去 而频繁调入调出又增加了开销 2 随机替换算法随机选取被替换的页面3 LRU LeastRecentlyused 算法 最常用 计算机组成原理 天津大学 把一组中近期最少使用的块替换出去 使用时必须记录组中各块的使用情况 才能确定出近期最少使用的块 其优点是能提供最好的命中率 5 Cache写策略在Cache与主存储器之间保持一致性是很重要的 命中情况1 写直通方式 writethrough 计算机组成原理 天津大学 任一从CPU发出的写信号送到Cache的同时 也送到主存 以保证主存的数据能同步地更新 它的优点是操作简单 但由于主存的速度相对较慢 降低了系统的写速度并占用了部分总线时间 2 写回方式 writeback 数据只写到cache 而不立即写入主存 只有当此块被替换出时才写回主存 从而使写入的速度加快 实现这种方法时 每个cache块必须配置一个修改位 脏位 以反映此块是否被CPU修改过 不命中 写分配 writeallocation 计算机组成原理 天津大学 例题 主存地址32位 按字节编址 数据Cache中最多存放128个主存块 采用4路组相联方式 块大小64字节 每块设置1位有效位 采用一次性写回策略 为此每块设置了1位 脏 位 要求 1 主存中的标志 组号和块内地址的位置和位数2 Cache的总位数Cache存储单元组 数据 主存复制过来的数据 标志 相应主存单元地址 控制位 含有效位等 计算机组成原理 天津大学 1 块大小64B 块内地址6位 4路组相联 每组4块 缓存有128块 组数为128 4 32 组号5位 求标志位有2种 标志为32 5 6 21位 主存块数232 64 226缓存组数32 主存块数226 缓存组数25 221 标志 主存中有多少块放在缓存的同一组 2 Cache的总位数 128块 64 8 每块64字节 128 21 128 2 计算机组成原理 天津大学 44 10 某计算机的主存地址空间大小为256MB 按字节编址 指令Cache和数据Cache分离 均有8个Cache行 每个Cache行大小为64B 数据Cache采用直接映射方式 现有两个功能相同的程序A和B 其伪代码如下 程序A 程序B inta 256 256 inta 256 256 intsum array1 intsum array2 inti j sum 0 inti j sum 0 for i 0 i 256 i for j 0 j 256 j for j 0 j 256 j for i 0 i 256 i sum a i j sum a i j returnsum returnsum 计算机组成原理 天津大学 假定int类型数据用32位补码表示 程序编译时i j sum均分配在寄存器中 数组a按行优先方式存放 其地址为320 十进制数 请回答下列问题 要求说明理由或给出计算过程 1 若不考虑用于Cache一致性维护和替换算法的控制位 则数据Cache的总容量为多少 2 数组元素a 0 31 和a 1 1 各自所在的主存块对应的Cache行号分别是多少 Cache行号从0开始 3 程序A和B得数据访问命中率各是多少 哪个程序的执行时间更短 1 数据Cache采用直接映射方式 主存256MB 每个Cache行大小为64B 主存有256MB 64B 4MCache行 Cache有8行 所以标记位为19位 简单 28 3 6 19 计算机组成原理 天津大学 则数据Cache的总容量 8 1 19 64 8 4256位 532B 2 a 0 31 的主存起始地址为320 31 4 444主存块号 444 64 6 行号6mod8 6a 1 1 的主存起始地址为320 256 1 4 1348主存块号 1348 64 21 行号21mod8 5 3 编译时I j sum均分配在寄存器中 数据访问命中率仅考虑数组a的情况 由于程序A中的数组访问顺序与存放顺序相同 故依次访问的数组元素位于相邻单元 程序共访问256 256 64K次 占64K 4B 64B 4K个主存块 计算机组成原理 天津大学 首地址320正好位于一个主存块的边界 所以每块第一个数组元素缺失 其他都命中 共缺失4K次 故数据访问的命中率为 64K 4K 64K 93 75 由于程序B中数组访问顺序与存放顺序不同 依次访问的数组元素分布在相隔256 4 1024的单元处 因此依次访问的前后数组元素都不在同一个主存块中 故每个数组元素的访问都不命中 均需将所在的主存块调入Cache中 调入的块中只有当前数组元素被使用 其他均不被使用 所以数据Cache的缺失次数为256 256 64K 数据访问的命中率为 64K 64K 64K 0程序A的执行比程序B快得多 计算机组成原理 天津大学 八 虚拟存储器 扩大主存容量 1 基本概念 计算机组成原理 天津大学 虚拟存储器是建立在主存与辅存物理结构基础上 由附加硬件以及操作系统的存储管理软件组成的一种存储体系 虚拟存储器必须建立在主存 辅存结构上 但一般的主存 辅存结构并不就是虚拟存储器 它们之间的本质区别是 虚拟存储器仿佛扩大了整个主存的容量 用户可使用远远大于主存的空间 对主存 辅存结构 用户只能使用主存或操作系统分配给的那部分主存 虚存的存储地址称为虚拟地址 或逻辑地址 其对应的存储容量称为虚存容量 计算机组成原理 天津大学 对于虚存来说 访问主存要进行虚 实地址变换 对于主存 辅存结构 访问主存不必进行这种地址变换 对虚存的分配由操作系统完成 而主存 辅存结构 其使用由应用程序进行 虚存所采取的映像方式和Cache 主存一样 也具有全相联映象 直接映象和组相联映象三种方式 两者也多采用LRU替换算法 即最近最少使用算法 2 虚拟存储器的结构虚拟存储器分为页式 段式和段页式三种 计算机组成原理 天津大学 2 页式虚拟存储器页式虚拟存储器是把虚拟存储空间和主存实空间划分成固定容量的页 Page 各虚拟页可装入主存中不同的实际页面位置 虚拟空间的逻辑地址由P 逻辑页面 虚页 和D 页内地址 页内偏移量 组成 物理空间的物理地址 实际主存的地址 由p 物理页面 和d 物理页内地址 组成 逻辑空间和物理空间的页面大小一致 D d 但是P p 计算机组成原理 天津大学 页式虚拟存储器用页表来记录逻辑页面和物理页面之间的对应关系 计算机组成原理 天津大学 页表基地址寄存器保存页表的起始地址 控制位中包含装入位 有效位 还有其它信息 命中 失效 从外存调入 计算机组成原理 天津大学 页式虚拟存储器优点 比较简单 只有程序的最后一页可能有零头浪费 存储空间利用率高 缺点 页不是逻辑上的独立程序实体 处理 保护和共享信息不方便 例 设主存容量4MB 虚存容量1GB 页面大小4KB 1 写出主存 虚存地址格式2 页表长度为多少 1 主存页号10位 页内地址12位 虚存页号18位 页内地址12位2 页表长度218 3 段式虚拟存储器段是按照程序的逻辑结构来划分的 每个段的长度因程序的不同而不相等 虚拟地址包括段号和段内地址两部分 段式虚拟存储器用段表来记录逻辑空间和主存空间之间的对应关系 计算机组成原理 天津大学 段式管理因为段的逻辑独立性使它易于编译 管理 修改和保护 也便于多道程序共享 缺点是容易在段间留下许多的空隙不好利用 造成浪费 计算机组成原理 天津大学 4 段页式虚拟存储器段页式虚拟存储器是段式和页式虚拟存储器两者的结合 在这种方式中 段按照程序逻辑结构划分之后 再把每段分成固定大小的页 主存调入或调出程序按页面进行 并可按段实现共享和保护 其优点是兼具了页式和段式的优点 而缺点是在地址映像时需进行多次查表 段页式虚拟存储器中的虚拟地址变换成实际地址是通过一个段表和一组页表来完成变换的 段表中的每个表项对应一个段 每个表项有一个指向该段的页表的起始地址 页号 和该段的控制保护信息 由页表给出该段各页在主存中的位置以及是否已装入等标志 计算机组成原理 天津大学 计算机组成原理 天津大学 计算机组成原理 天津大学 多道程序中每一道程序用一个基号加以标识 指向该道程序的段表起点 b为该道程序页表起点 计算机组成原理 天津大学 例 虚拟存储器中段页式存储管理方案的特性为 A空间浪费大 存储共享不易 存储保护容易 不能动态链接B空间浪费小 存储共享容易 存储保护不易 不能动态链接C空间浪费大 存储共享不易 存储保护容易 能动态链接D空间浪费小 存储共享容易 存储保护容易 能动态链接 计算机组成原理 天津大学 5 TLB 快表 在页式虚拟存储器中 页表保存在主存中 在访问存储器时 首先要查页表 即使页面命中 也得先访问一次主存去查页表 再访问主存才能取得数据 这就相当于主存速度降低了一倍 如是页面失效 要进行页面替换 页面修改 访问主存的次数就更多了 为了加快查表的速度 许多计算机将页表分为快表和慢表 将当前最常用的页表信息存放在一个小容量的高速存储器中 称为快表 快表只是慢表的一个副本 容量小 几个字至几十个字 速度高 采用相联方式 按内容访问 当在快表中查不到时 再从存放在主存中的慢表查找实页号 计算机组成原理 天津大学 经快表与慢表实现内部地址变换的方式如下 计算机组成原理