微机原理与接口技术 第5章.ppt

第5章半导体存储器 重点掌握和理解的知识 1 重点掌握存储器的结构原理 2 重点掌握存储器译码及芯片地址空间的计算方法 3 理解并掌握典型存储芯片的外部特征及应用特点 4 理解并掌握不同类型存储芯片的工作原理及内部结构特点 5 理解并掌握存储芯片的扩充方式以及与CPU的信号连接方法 半导体存储器概述 存储器以字节 8位 为基本存储单位存储器有确定的存储容量每个存储单元有唯一的地址8086使用20位地址线寻址存储器 存储体系的设计问题 如何规划和组织微机系统的存储体系 通常采用 多级存储器体系 而非单一的存储形式 由两种以上的速度 价格 容量各异的存储器组成由专门的软件 硬件进行辅助管理 采用多级存储器结构的原因 考虑和兼顾的因素为速度容量成本 RandomAccessMemory1可读可写2易失性 ReadOnlyMemory1只读2非易失性 主存储选用动态随机存储器DRAM 辅存储选用磁盘 利用虚拟内存技术解决主存储容量与成本价格的矛盾问题 硬件软件辅助管理 选用SRAM作为高速缓存Cache CPU 硬件软件辅助管理 计算机的存储体系典型例 现在的微型计算机系统一般采用多级存储器结构 即 存储系统的三个层次特别提示 无论是否采取了虚存技术还是缓存技术 主存的容量一定仍是DRAM的容量 CPU寄存器 高速缓存SRAM 主存储DRAM 外部存储器 1MB 8KB 2 20GB 16位 存储 的形成 位 的存储 使用不同的电子器件 构成具有两个稳定状态的存储基本电路 存储二进制数据信息一个存储基本电路 存储一个二进制的位 存储基本电路 字线 选中该电路也称地址线 位线 输出或输入该位数据也称数据线 存储 的形成 多 位 数据存储 存储矩阵 存储多个二进制的位数据选中某一个存储电路 至少需要4条地址线需要1条数据线 存储 的形成 大矩阵多单元大容量 以上的图示是一个4 4的存储矩阵可以存储16个二进制的位称它的容量为 16 1位如矩阵为128 128 则可实现更大规模的存储行 列各至少需要7条地址线 共同确定一个存储电路容量为 16K 1位 128 128矩阵 行译码 列译码 数据线数与地址线数问题 行译码器 列译码器 数据I O1 A2 A1 A0 仍是4 4矩阵但每次可传送2个二进制位此2个位来自1个存储单元共8个存储单元 每个存2位地址线共只需3条需要两条数据线存储容量为8 2位 如每次可输出4个二进制位则有4个存储单元 每个存4位容量为4 4位只需要2条地址线但需要4条数据线 存储单元与地址线数有对应关系 单元数 2地址线数地址线的任务是 寻 存储单元数据线与单元存储的位数有对应关系 两者相等一条数据线传送1位数据线的任务是 传送 若干位的数据存储容量可表示为 存储单元数 各单元的位数 数据I O2 存储 的形成 矩阵芯片存储器 一个存储芯片往往包含若干存储矩阵最终的存储器是以 字节 为存储单位的 但存储芯片的存储单位是 位 而不一定是字节 既使是8位 也不一定能满足存储器的容量要求一个存储器往往由多个存储芯片扩充组成位扩充字扩充 存储容量计算例 某存储器芯片的地址线为16位 存储字长为8位 则其存储容量为多少 一般的 若某存储器芯片有M位地址总线 N位数据总线 表示存储单元的数量为2M个 每个存储单元可存储N位二进制代码信息 则存储容量表示为2M N 位 该存储芯片中M为16位 N为8位 则其存储容量为 64K 8位 容量为64KB 半导体存储器的结构 半导体存储器的一般包括地址寄存器地址译码器存储体读写控制放大电路数据寄存器时序逻辑控制电路 半导体存储器的基本结构 存储体 控制总线信号 数据总线 控制电路 地址译码器 信息存储的主体和核心 是存储单元的集合体 存储单位是字节 接收CPU送来的 位地址信号 并译出存储单元中的具体地址 选择并确定与具体地址相对应的存储单元 提供片选和读 写等控制逻辑信号 完成对被选中单元中各位数据的读 写操作 寄存器分别用于暂存待读出或待写入的数据和CPU送来的地址 存储器芯片的主要引脚 静态RAM的应用特点 由电路结构的特点 可以保证存储的信息只要不断电 内容不会丢失 不需要刷新存取速度快电路结构复杂 集成度较低价格成本较高一般用作高速缓冲存储器 SRAM单元存储电路 见教材P136 P137特点 复杂由触发器构成不需要刷新不需要了解内特性 常用SRAM芯片型号 静态RAM典型芯片 6116芯片结构框图及引脚图 数据线 8条地址线 11条控制线 CS OE WE 24引脚存储容量为2K 8位 B 列地址只有4位 可寻16根列线 因6116是8位存储的芯片 故一根列线将控制8位 即选中某一根列线 如0101 和某一根行线 如1011010 上的8个位 存储体是一个128 128的矩阵 2K个基本存储单元 每个存储单元存储8位 128行7条地址线寻址可寻址128条行线 128列但4条地址线寻址共可寻址16条列线1条列线将控制8列即同时可读写8位 SRAM6116上的引脚信号 数据线 I O0 I O7地址线 A0 A10控制线 CE 片选信号 有效时 芯片才工作WE 读写控制信号 为0时写 为1时读OE 存储器数据输出控制信号 为0时 允许存储器被选中的数据输出到数据线上 6116的工作过程 读操作 片选CS 0有效 表示被选中 由CPU送来的地址信号经地址输入线A10 A0送入地址锁存器 该地址被先后送入行 7位 列 4位 地址译码器 根据译码值 选中一个存储单元 8位 的数据 待输出控制信号OE 0时 被选中的数据被送至I O线上 6116的工作过程 写操作 写入时 片选信号CS 0 表示选中该芯片 当WE 0 表示是写操作 经译码器译码 确定写入单元 8位 的地址 将此时I O线上的数据送入被选中的存储单元 6116工作方式真值表 动态RAM的应用特点 由一个MOS管组成基本存储单元 依靠MOS管的栅极电容来存储信息 电路结构简单信息在栅极电容上可保留一段时间但栅极电容上的信息还是要丢失的 漏电 因此动态RAM需要定时地刷新集成度高 价格成本低 适合制作大规模和超大规模集成电路 DRAM的单元存储电路 特点 简单由电容构成需要刷新不需要了解内特性详细见教材P139 DRAM典型芯片介绍 2164是典型的芯片16引脚容量为 64K 1位 4个128 128的存储矩阵8条地址线 为实现16位 64K 的寻址 地址线分时复用 行地址选通信号 送8位行地址锁存器列地址选通信号 送8位列地址锁存器每2ms需刷新一遍 每次刷新512个存储单元 在每个矩阵中刷新一行 2ms内需有128个刷新周期 2164芯片的引脚 A0 A7 8根地址引脚 用来接收8位的行 列地址RAS 行地址选通信号 低电平有效CAS 列地址选通信号 低电平有效WE 写允许控制信号 输入DIN 数据输入引脚 被写入的数据从此写入存储DOUT 数据输出引脚 读出的数据从此输出到数据总线VDD 5V电源引脚Vss 接地引脚N C 空引脚无片选信号 由RAS和CAS替代 2164DRAM内部结构框图 2164DRAM工作方式 在行地址控制下刷新 每次刷新128 4个单元RAS 0 传送行地址 CAS 0 传送列地址读写控制信号WE 当WE 1为读 WE 0为写 只读存储器ROM 非易失性存储器 主要存放一般不修改的固定的程序和数据 如监控程序 PC机的BIOS程序等基本结构与SRAM相似 但要解决 非易失 问题解决 非易失 问题的方法不同 所以有多种类型的ROM掩膜ROM 可编程的只读存储器PROM可擦除的EPROM以及电可擦除的EEPROM 掩模ROM P128图5 6 掩模ROM芯片所存储的信息是在芯片制造生产时确定 用户不能修改 图示为一个4 4位MOS管的ROM的存储矩阵及存储内容 4 4位掩模ROM矩阵及存储内容 字线以高电平选通 以字选线上有无管子 区分和存储信息 制造时都有 都是0 出厂时一次性写好 或1或0 不可再更改 可编程PROM PROM是一种允许用户编程一次的ROM其存储单元通常用晶体管实现PROM在出厂时 其存储单元的内容为全1或全0 用户可以根据自己的需要 在通用或专用的编程器上将某些单元改写为0或者1熔丝式PROM结构出厂时 管子将位线与字选线连通 所有熔丝都是接通的 表示存有 0 信息 如要改写为 1 信息 只需用电流将熔丝烧断即可熔丝烧断后不能恢复 PROM只能进行一次编程 可擦除可编程的EPROM的特点 P128图5 8 EPROM芯片 也称为紫外线擦除可编程的ROM芯片 通过电路中场效应管的电荷分布来保存信息 编程的过程 是一次高电平作用下的电荷注入的过程 由于绝缘层的包围 注入的电荷无法泄漏 电荷分布维持不变 信息保存非易失性 通过 光照 擦除信息 擦除和重写需要使用专用设备 擦除或重写必须是 整片 进行 EPROM的单元存储电路 特别技术制作的场效应管 栅极被SiO2绝缘层包围 称为 浮栅 一旦注入电荷将不会泄漏 VPP EPROM的单元存储电路 原始状态 栅极无电荷 浮栅管不导通 位线为高电平1编程 实际是某位写0 在写电压的作用下 电荷被注入栅极 使管导通 该位线为低电平0保持 撤掉写电压后 电荷因绝缘而不泄漏 信息得以保持 不会丢失擦除 紫外线光照射 电荷获得较大能量 可穿过PN结而泄漏 恢复原始状态 EPROM芯片的典型外观示意图 平时需要盖住 典型EPROM芯片 常用Intel EPROM芯片型号规格 Intel2732A引脚 12条地址线A11 A0 寻址4K单元 8条数据线O7 O0CE为芯片允许信号 用来选择芯片OE VPP为输出允许信号 用来把输出数据送上数据线 VPP为写操作高压电源 写操作高电压位21V 不能 随机 写 不需要写选通 Intel2732A是一种4K 8位的EPROM Intel2732A的工作方式 存储器系统设计 存储器的最终容量一定是存储单元数 8位按字节组织的存储体芯片的单元存储数据位数一般为1 4 8位 而且一个芯片的容量也是有限的存储体是由多个 存储芯片 经扩充而成位扩充与字扩充 存储器系统设计 微机系统中主存储器的设计将涉及以下的主要问题确定主存储器的结构 基本依据是外部数据总线的位数 即数据总线的宽度 主存储器的结构可以一般分为 单存储体结构 适用于8位的数据总线 双存储体结构 适用于16位的数据总线 和四存储体结构 适用于32位的数据总线 规划分配只读存储器ROM的容量和随机存储器RAM的容量 并选择相应的存储芯片 分别确定ROM和RAM的容量 存储器系统设计 存储器芯片与系统总线的连接方式各存储芯片与系统的数据总线 地址总线和控制总线的连接方式CPU总线的负载能力CPU的总线负载能力是有限的 对于较小系统 芯片可与CPU直接连接 对于较大系统 应增加驱动电路或设置缓冲组件 提高CPU的负载能力 存储器芯片数量的选择 存储器芯片的选择 首先根据存储的数据位数计算所需芯片的数量 8位 芯片的存储位数 然后再根据存储器的存储单元数量计算所需芯片的数量 存储器的存储单元数量 芯片的存储单元数量 最后综合得到最终的芯片数量 存储器芯片数量的选择例 选用2164 64K 1位 构成一个256KB的存储器 计算确定所需芯片的数量解 首先根据存储位数要求 计算确定所需芯片数量 8位 芯片的存储位数 8 1 8 片 然后根据存储单元数量要求 计算确定所需芯片数量 存储器的存储单元数量 芯片的存储单元数量 256K 64K 4 片 最后得到 构造本题要求的存储器 共需要2164芯片的数量 8 4 32 片 位扩充 芯片的存储位数不足一个字节时 需要位扩充为8位将多个芯片组成一组 地址线及控制信号线分别连接在一起 各片的数据线独立连接到数据总线上扩充为一个字节的数据存储空间CPU同时选中多个 片 例5 3及数据线连接图示 用Intel2114 1K 4位 的SRAM芯片组成一个1K 8位的存储器 计算需要的芯片数量并画出扩充的连接示意图通过计算得到所需的芯片数量为 8位 芯片的存储位数 8 4 2 片 字扩充 各芯片的一个单元存储位数为一个字节若构成指定容量的存储体 需要由多片扩充而成内部地址线 数据线 读写控制信号线分别连接在一起 但片选线独立连接到译码器输出端CPU一次读写选中一片 D7 D0 64KB存储器 62128为16K 8位芯片 字扩充图示 例5 4及数据线连接图示 用Intel2114芯片构成容量为4KB的RAM存储器系统 Intel2114芯片的容量为1K 4位 字长为4位 因此首先要采用位扩充的方法 用两片芯片组成1K 8位的芯片组 再对芯片组采用字扩充的方法来扩充容量 需要4组芯片组构成4KB的容量 共需要8片2114芯片 数据信号线的连接 存储器与CPU数据总线的连接位扩充时 各片分别连接到数据总线的不同位线上字扩充时 各片数据线均连接到数据总线上 控制信号线与CPU的连接 8086CPU与存储器连接的控制信号主要有 地址锁存信号ALE 选择信号IO M 读 写信号RD和WR 准备就绪信号READY等存储器控制信号引脚或其他存储器组件的引脚分别与CPU上述对应信号线相连 部分控制信号线连接示意 地址总线的连接问题 存储器是经 扩充 而成的存储器寻址的基本要求是 CPU发出一个地址 只能找到一片存储器芯片上的某个存储单元 或只能找到由一组芯片经扩充而成的某个存储单元这包含着两个 寻址 的意义找到目标片或找到目标组 称为 片选 在片内或组内找到存储矩阵中目标存储单元 称为 字选 片内地址与片外地址 根据所选用的半导体存储器芯片地址线的多少 把CPU的地址线分为芯片外地址线和芯片内地址线片外地址线 经地址译码器译码后输出 作为存储器芯片的片选信号 用来选中CPU所要访问的存储器芯片 片外译码 实现片选片内地址线 直接接到所要访问的存储器芯片的地址引脚 用来直接选中该芯片存储矩阵中的一个存储单元 片内译码 实现字选 存储器的片选与字选的实现 那么如何进行 字选 和 片选 呢 用CPU地址总线的低位实现 字选 称为 芯片内部译码 由片内译码器完成用CPU地址总线的高位实现 片选 称为 芯片外部译码 有多种译码方式实现 芯片外部译码的意义 意义 将输入的CPU一组高位地址信号通过变换 产生一个有效的控制信号 传送到存储芯片的CE引脚 用于选中某一个存储器芯片常用的译码方法分为线选译码译码器译码部分地址译码全地址译码 线选译码 线选法就是用除片内寻址线之外的高位地址线直接地接至各个存储芯片的片选端 当某地址线信号为 0 时 就选中与之对应的存储芯片特点 不需要地址译码设备 线路简单 适用于连接存储芯片较少的场合 线选译码例5 5 2号2764地址空间 芯片地址空间的计算方法 地址范围 高地址线的取值 片内的基本地址范围基本地址 片内地址线全取0时的值到全取1时的值 线选译码 例5 6 2732芯片 4K 8位 12条地址线 四个存储器芯片的地址分配 地址重叠的意义 以上并未考虑A19 A16最高位地址线的取值 他们取不同的值 就会出现同一芯片中的 地址重复 如均取0000 则地址空间为0E000H 0EFFFH如均取1111 则地址空间为0FE000H 0FEFFFHA19 A16可取16种不同的组合 因此 每一片2732都对应着16个不同的地址空间多个存储地址都可以选中同一个存储数据 或称同一存储单元具有多个地址 的情况称为 地址重叠 3 8译码器简介 74L138译码器16引脚3个译码输入信号 8种译码输出 Y0 Y7 均为低电平信号3个控制信号输入引脚 只有G1 1 G2A 0 G2B 0时 才允许A B C输入并译码 三个控制端子 译码器真值表 全地址译码 除片内必须的地址线之外 用剩余全部的高位地址信号作为译码信号 通过3 8译码器译码 并由3 8译码器输出片选信号 连接各存储芯片特点 地址不重叠 存储器芯片 低位线 高位线 全部地址线 片选信号 译码器 全地址译码例5 7 全地址译码例 单片2764 8K 8位 EPROM 片内需要13条地址线 在高位地址A19 A13 1110000时被选中 因此其拥有唯一地址范围为 11100000000000000000 11100001111111111111即 0E0000H 0E1FFFH 部分地