cy7c68000中文翻译.doc

CY7C68000TX2 USB 2.0 UTMI 收发器Jude 译 2009.111.0 EZ-USB TX2性能EZ-USB TX2 是一个符合usb2.0的收发器，把串行的解串成30M的16位或者60M的8位的并行接口。EZ-USB TX2 提供一个高速的物理层接口，可以工作在usb2.0 允许的最大带宽。这允许设计者把复杂的高速模拟的usb 部分放在数字ASIC的外面，以减少开发时间和关联两部分的风险。它提供一个被usb2.0鉴定过的标准的接口，这个接口符合UTMI 1.05（dated 3/29/01）版本的协议。 图1-1 为功能模块，EZ-USB TX2的特性：l 作为设备符合usb2.0 UTMI的标准l 可作业在usb高速480MBIT/S, 和全速12MBIT/Sl 串到并，并到串转化l 8位单向或者8位双向，或者16位双向外部数据接口l 在接受包是检测同步场和EOPl 在发送包的时候产生同步场和EOPl 从usb 串行数据流恢复数据和时钟l 位填充/不填充，为填充错误检测l 分段运输寄存器，用来管理在位填充/不填充期间数据速率变化l 16位30M ，8位60M的并行接口l 全速和高速之间终止和发送信号的转换能力（Ability to switch between FS and HS terminations andsignaling翻译的不准，自己领会）l 支持对usb 复位，挂起，回复的检测l 支持usb2.0定义的高速的识别和检测l 支持恢复信号的发射l 3.3v 工作l 两种封装选择 56脚QFN,56脚SSOPl 所有必要的终止，包括DPLUS上的1.5k 的上拉 ，都在片内l 支持usb2.0测试模式 2.0 应用 DSL modems 数字模拟语言模型 ATA interface ATA接口 Memory card readers 存储卡读卡器 Legacy conversion devices 遗产转化设备 J Cameras 照相机 Scanners 扫描仪 Home PNA L Wireless LAN 无线局域网 MP3 players mp3 播放器 Networking 网络 3.0 功能概述 3.1 usb 发信号的速度 TX2 工作在两种速率： 全速：位时间为12Mbps 高速：位时间为480Mbps 不支持低速速率1.5Mbps 3.2 收发器时钟频率 TX2 有一个片上的可用24M晶振的振荡器电路，有以下特性： 并行振荡 基波模型 500uw驱动级 27-33pf负载电容 片上的pll 把24M的时钟倍频为30M或者60M，作为并行数据传输的时钟， DataBus16_8 引脚决定clk 的频率。 3.3 总线 两种封装的8-16位双向数据总线可用来与控制器传输数据 3.4 复位引脚 Reset 引脚复位芯片。这个引脚有一个迟滞作用，根据UTMI协议高有效，当VCC到达 3.3v 后大约200us内部的pll稳定。 3.5 总线状态 线状态输出引脚linestate被联合逻辑驱动或者是连接在j或者k状态，他们被clk 同步， 在clk 的边沿这些线的状态反应usb数据线的状态，时钟上升沿linestates的0位是 dplus的状态，1位是dminus的状态。当同步后，linestates的建立时间和保持时间和并 行数据是同样的。 3.6 全速和高速选择 FS vs HS通过XcvrSelect和TermSelect 输入信号完成，TermSelect使能dplus的1.5k 上拉电阻，当TermSelect 被驱动为低，一个SE0被发到总线上，提供HS的停止，在总线 上产生HS的idle 状态。XcvrSelect信号控制选择高速收发器还是全速收发器，置0选择高 速收发器，置1选择全速收发器。 3.7 操作模式 操作模式被OpMode 信号控制，OpMode 信号有能力约束收发器为正常模式和唤起特殊测 试模式。这些模式会立即有效，优先于任何未决定的数据传输。操作模式的数据率取决 于XcvrSelect的输入状态 OpMode1:0 ModeDescription000Normal operation011Non-driving102Disable Bit Stuffing andNRZI encoding113Reserved 模式0 允许这个收发器对正常的usb 数据解码编码。 模式1 允许收发器逻辑支持一个软连接特性，三态的全速高速的收发器，移除任何的从usb来 的终止，使得它对于一个上游的端口像一个已经断开链接的设备。 模式2 取消位填充和NRZI编码逻辑，使得1s装载数据线成Js， 0s 变成Ks 4.0 DPLUS和DMINUS 阻抗 5.0 引脚分配5.1引脚分配SSOPQFN名称类型默认描述5649D0I/O双向数据总线，这个双向的数据总线被作为8位模式时的整个数据总线，或者是16位模式时的低8位数据总线，或者是作为单向模式的8位数据输入，通过RxValid信号选择5548D1I/O5346D2I/O5144D3I/O5043D4I/O4841D5I/O4639 D6I/O45 38D7I/O4437D8I/O双向数据总线，这个双向的数据总线被作为16位模式时的高8位数据总线，在8位双向模式时不用。或者是作为单向模式的8位数据输出，通过RxValid信号选择4336D9I/O4134D10I/O4033D11I/O3831D12I/O3629D13I/O3427D14I/O3326D15I/O150CLKOutput时钟 ，这个输出作为接受和发送并行数据（D15:0）的时钟 103ResetInputN/A高有效复位 ，复位整个芯片。可以通过一个0.1uF的电容连到VCC，链接一个100k 的电阻到地，构成10ms 的rc 电路1912XcvrSelectInputN/A收发器选择位，选择高速收发器或者全速收发器0: HS 收发器使能1: FS 收发器使能2013TermSelectInputN/A终端选择位 ，选择高速终端或者是全速终端0: HS 终端1: FS 终端92SuspendInputN/A挂起. 设置 CY7C68000 进入一个低功耗模式。当进入挂起模式时关闭所有对挂起和恢复不必要的模块 ， TermSelect 必须一直在全速模式以确保DPLUS 的1.5k的上拉电阻一直被链接0: CY7C68000 进入挂起模式1: CY7C68000 进入正常模式2619LineState1Output线状态， 这些信号反应当前的接收机的信号末端的状态。当clk 可用时他们被clk同步，他们直接反映出当前的DPLUS (LineState0) and DMINUS (LineState1)的状态D D+ Description0 0 0: SE00 1 1: J State1 0 2: K State1 1 3: SE12518LineState0Output线状态， 这些信号反应当前的接收机的信号末端的状态。当clk 可用时他们被clk同步，他们直接反映出当前的DPLUS (LineState0) and DMINUS (LineState1)的状态D D+ Description0 0 0: SE00 1 1: J State1 0 2: K State1 1 3: SE12215OpMode1Input操作模式. 这些信号选择各种操作模式：1 0 描述0 0 0: 正常模式 0 1 1:无驱动1 0 2: 取消为填充和编解码1 1 3: 保留.2114OpMode0Input操作模式. 这些信号选择各种操作模式：1 0 描述0 0 0: 正常模式 0 1 1:无驱动1 0 2: 取消为填充和编解码1 1 3: 保留.554TXValidInputTransmit有效. 表示数据线是有效的. Transmit有效断言（置1）时会在USB总线上发送SYNC，Transmit有效否定（置0） 时会在USB总线上发送一个EOP，在TXValid 断言后至少1个时钟，最多2个时钟必须发起SYNC的开始。在高速模式(XcvrSelect = 0)，TXValid 的断言被发送状态机检测到后，在8和16个位时间后SYNC模式的波形必须被发送到USB总线上。在全速模式(Xcvr = 1), TXValid 的断言被发送状态机检测到后，在至少1个时钟，最多2个时钟，SYNC模式的波形必须被发送到USB总线上。81TXReadyOutputTransmit Data Ready（发送数据就绪）.如果 TXValid 被断言,SIE必须一直有可用的数据在clk 的上升沿时被送进TX保持寄存器。 在CLK的上升沿如果TXValid 为真（1）并且TXReady被断言， CY7C68000将在下一个clk 的上升沿把数据总线上的数据装载到TX保持寄存器中，在那时，SIE应该立即把下一次要传输的数据呈现在数据总线上。2821RXValidOutputReceive Data Valid 接收数据有效.表示DataOut 总线已经有效 ，接收数据保持寄存器满，并且准备好卸载（准备好被读出），SIE在clk 的上升沿可以锁存这个数据2922RXActiveOutputReceive Active 接受激活.表示接受状态机已经检测到SYNC并且是有效的。位填充错或者是EOP被检测到时RXActive取反（为0）。 3023RXErrorOutputReceive Error. 接受错误0 表示没错1 表示一个接受错误已经被检测到756ValidHI/OValidH. 这位表示数据总线上的16bit 数据的高8bits 是有效的。当DataBus16_8 = 1并且 TXValid = 0 时，ValidH 是output，表示数据总线上的高位接收数据字节是有效的。当DataBus16_8 = 1并且 TXValid = 1 时，ValidH 是input ，表示被发送器发送到总线上的高阶的发送数据字节是有效的。当 DataBus16_8 = 0, ValidH 无定义.接受数据的低阶字节的状态由RXValid 决定，都出现在D0D7 251DataBus16_8InputData Bus 16_8. 选择8位或者16位数据传输116-bit 数据通路操作激活. CLK = 30 MHz.08-bit 数据通路操作激活， 当 Uni_Bidi = 0, D8:15 无定义当 Uni_Bidi =1, D0:7 有效在 RxValid ， D8:15 有效在TxValid。 CLK = 60 MHz注: DataBus16_8 上电复位后是不变的，只在复位结束时被采样136XTALINInputN/ACrystal Input. 链接24-MHz 晶振，链接一个 20-pF 电容到GND. 也可以用一个外部的24-MHz方波驱动125XTALOUTOutputN/ACrystal Output. 链接 24-MHz晶振，并且链接一个 30-pF (nominal) 电容到 GND. 如果用一个外部的24-MHz方波驱动XTALIN, 让这个引脚开路.352Uni_BidiInput当选择8位接口时，驱动这个端口为高，以使能单向模式。Un