DSP最小系统课程设计论文报告.doc

DSP原理与应用课程设计报告书 2010-2011 学年第 II 学期学 院：电气工程学院专 业：电子信息科学与技术学 生 姓 名：学 号：0801030114课程设计题目：TMS320LF2407A最小系统的设计起 迄 日 期: 2 月 28 日 3 月 18日课程设计地点:DSP实验室指 导 教 师:系主任：目录一、设计目的 3二、设计任务 3 三、硬件电路 3 1、时钟复位电路 3 2、时钟电路： 4 3、锁相环电路 4 4、滤波电路 5 5、电源电路 5 6、电平转换 6 7、JTAG仿真接口电路 6 8、指示灯电路 7四、软件设计 7五、总结. 7六、参考文献 8七、附录1 DSP最小系统原理图 8 附录2 C源程序代码 8一：设计目的随着科学技术的不断进步，整个国家自动化水平和信息化水平的长足发展，社会对电气信息类人才的需求日益迫切，要求也更加严格。可编程DSP芯片是一种特别适合进行数字信号处理的微处理器，它的应用已越来越广泛。本设计通过对TMS320F2407A芯片的学习，制作出了一个完整的最小系统实验板的原理图，加深对该芯片最小系统电路的了解，学习该芯片的基本外设及其功能。使学生基本上掌握DSP的特点和开发应用技巧, 通过具体的电路设计和调试，领会DSP系统的设计要领。培养将DSP应用到工程实践的能力。二：设计任务题目：设计出TMS320S2407A芯片的最小电路原理图，并设计出其PCB图，最后通过一个简单的软件程序进行对设计的最小电路图的验证。具体包括：方案：1、硬件电路设计，包括TMS320LF2407A基本电路、电源电路、晶振、扩展RAM和指示灯，需要用protel软件完成原理图和PCB的设计；2、软件设计，主要指编写该设计电路的验证程序，在实验箱上运行调试；3、课程设计报告，包括总体设计方案、硬件电路设计和软件设计的具体说明。三：硬件电路基本思想如图示TMS320LF2407锁相环电路、指示灯、 滤波电路时钟复位电路TPS7333Q电源模块RAM存储模块JTAG仿真电路1、时钟复位电路TMS320F2407A内部带有复位电路，因此可以直接在RS复位引脚外面连接上一个上拉电阻即可，这对于简化外围电路，减少电路板尺寸是很有用处的。但是为了调试方便经常采用如图示的手动复位电路，当调试的时候可以很方便地进行手动复位。 2、时钟电路：首先要明确的一个概念是，如何选用系统时钟电路？这可以从系统所需时钟信号的电气指标来说明。系统时钟的选择主要关心：l 频率。系统需要多大的频率，即系统工作于什么频率下。l 信号电平。是5V还是3.3V，是TTL电平还是CMOS电平等。l 时钟的沿特性。上升沿和下降沿的时间。l 驱动能力。整个系统有多少芯片需要提供时钟。本设计采用了一个有源晶体振荡器，而且这里的晶体振荡器采用的是低电压的型号（3.3V供电），可以直接接到DSP的XTAL1脚上（DSP外围电压是3.3V）。值得注意的是，使用有源晶振要注意时钟信号的电平，一般市场上的晶振输出信号的电平为5V或3.3V，如果采用5V供电的有源晶振，那么它的输出需要进行电平转换。有源晶振驱动能力比较强频率范围也很宽，在1Hz400MHz之间。由于采用了外部振荡器获取时钟源，所以PLLF2和PLLF引脚要按照如图所示的方法连接。 当然也可以采用无源晶体来连接。使用无源晶体的优点是价格便宜，但是它的驱动能力比较差，一般不能提供多个器件共享，而且它可以提供的频率范围也比较小（一般在20KHz60MHz）。3、锁相环电路TMS320LF2407A具有内部锁相环电路，可以从一个比较低的外部时钟通过锁相环倍频电路实现内部倍频。这对于整个电路板的电磁兼容性是很有好处的，因为外部只需要使用较低频率的晶振，避免外部电路干扰时钟，同时也避免了高频时钟干扰板上其他电路。4、滤波电路TMS320LF2407A的PLL模块使用外部滤波器电路回路来抑制信号抖动和电磁干扰，使信号抖动和干扰影响最小。电路中存在大量的噪声，在设计外部滤波器电路时还需要通过试验确定。在下图中，滤波器电路回路的元件为R17、C12和C13，电容C12和C13必须是无极性的。滤波器电路回路连接到DSP芯片的PLLF和PLLF2引脚。在不同振荡器（XTAL1）频率下的R17、C12和C13的参考值见相关芯片的资料。所有连接PLL的OCB导线必须尽可能短。5、电源电路电源电路的选择是系统设计的一个重要的部分，设计好坏对系统影响很大。对于DSP芯片而言，一般有以下4种电压需要电源电路提供：l DSP CPU内核电压。现代DSP为了省电，通常把内核电压和外围电路的供电分开，内核工作于低电压减少功耗，外围电路与其它器件采用相同的电压规范。l DSP外设电压。主要给DSP的片内外设供电。l Flash编程电压。这仅对于有片上Flash的C2000系列的芯片。l 模拟电路电压。这也仅对于具有丰富外设的C2000系列芯片。首先需要注意的是，为了减少电源噪声和互相干扰，数字电路和模拟电路一般要独立供电，数字地和模拟地也要分开，并最终通过一个磁珠在一点连在一起。对于电源芯片的选择，需要从以下几个方面考虑：l 输入电压和输出电压。也就是说外部提供给系统的电压是多少？系统需要多大的电压？例如本系统外围供电为5V，但是我们需要的是3.3V的电压。l 输出电流，也就是输出功率，设计的电路板需要多大的功率，这就需要考察每个器件的最坏情况（同时消耗各自的最大电流），看看所选的芯片能否提供这么大的功率。l 转换效率。对于功率要求严格的地方（如手持设备），这点有时候是至关重要的。l 成本和空间。成本是所有选型都必须考虑的，空间则是系统布板所要求的。本系统选用了TPS7333，输入电压5V，输出3.3V，输出最大电流500mA，连接电路如下图本系统只需要3.3V电源，但是很多应用系统需要供很多不同的电压，如很多DSP本身就需要分内核和外围电压，此时就需要考虑一个上电次序的问题。一般来说，CPU内核先于外围上电，后于外围掉电；但是两者相差不能太大，否则将损坏芯片。TMS320LF240xA等新一代DSP芯片的I/O工作电压是3.3V，因此，其I/O电平也是3.3V逻辑电平。在设计DSP系统时，除了DSP芯片外，必须设计DSP芯片与其他外围芯片的接口，如果外围芯片的工作电压也是3.3V，那么就可以直接连接。但是，由于现有的很多外围芯片的工作电压都是5V，因此就存在一个如何将3.3V DSP芯片与这些5V供电芯片的可靠接口问题。 7、JTAG仿真接口电路JTAG是英文“Joint Test Action Group（联合测试行为组织）”的词头字母的简写，该组织成立于1985 年，是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后，IEEE 分别于1993 年和1995 年对该标准作了补充，形成了现在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要应用于：电路的边界扫描测试和可编程芯片的在系统编程。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable;在线编程），对FLASH等器件进行编程。下图为LF240x的JTAG仿真接口电路。8、指示灯电路对于测试系统，通常会留出几个测试灯，用于指示状态，如下图示四、软件设计 本设计通过一个简易的数字时钟C程序，对最小系统进行验证。可以通过试验箱上的按键进行简单的时间调整，控制数字时钟的运行和停止以及调整时间等等。五总结.经过这几天的的课程设计，我对DSP有了跟进一步的认识，我们设计的是最小系统，通过这个课设我们完成了TMS320LF2407A、RAM、电源芯片复位电路、时钟输入电路、JTAG仿真接口等的设计，对DSP的基本电路有了深刻的了解。其中我们总结这几天的心得包括以下几点。1） 系统要求选择外围芯片。为了设计DSP应用系统，必须有相应的外围芯片，如复位芯片，电源转换芯片存储器等。设计时要选择常用的电路和芯片这样在调试设计过程中参考资料较多，可以使设计有好的稳定性和参考在实际搭接电路时也方便购买。2） 电平问题。LF2407DSP工作电压是3.3V，这样就需要一个电源转换电路把5V电源转换成3.3V，还有要注意设计系统时有些芯片需要5V电源有些要3.3V电路。3） 原理图设计和设计。通过对原理图和PCB设计掌握了PROTEL DXP的使用。六、参考文献1、刘和平 等. DSP原理及电机控制应用 北京航空航天大学出版社2、张伟 . Protel电路板设计与制作实战训练 人民邮电出版社3、张雄伟 等. DSP芯片原理与应用 机械工业出版社附录1： DSP最小系统原理图附录2： C源代码程序#include 2407c.h /本程序实现一个秒表，精度达到ms级别，按Key1启动、Key2暂停、Key3复位，显示格式为 h:mm:ss:kkk#define disable() asm( setc INTM)/禁止全局中断#define enable() asm( clrc INTM)/允许全局中断unsigned int k=0,s=0,m=0,h=0; const unsigned int d8 = 0x0100,0x0200,0x030a,0x0400,0x0500,0x060a,0x0700,0x0800;/*系统初始化子程序*/ void initial (void) asm ( clrc SXM); /抑制符号位扩展asm ( clrc OVM); /累加器正常溢出asm ( clrc CNF); /B0被配置为数据存储空间*WDCR=0x00E8; /关闭看门狗*SCSR1=0X00FC; /CLKIN=10M,CLKOUT=CLK*4=40M，并使能包括EVA在内的全部时钟，参见P31*IMR=0x0002; /开INT2,参见P43*IFR=0xFFFF; /清全部中断，写1清0,参见P43*MCRB=0xFE3C; /启用SPI功能引脚 *MCRA=0; /IOPA、IOPB配置为一般I/O功能*MCRC=0; /IOPE、IOPF配置为一般I/O功能*PFDATDIR=0x00FF; /IOPF设置为输入，并上拉 *SPICCR=0x0F; /SPI软复位、上升沿输出数据、16位数据长度 *SPICTL=0x0E; /禁止过冲中断、允许TALK(发送)数据、主机模式、禁止SPI中断*SPIBRR=0x0F; /SPI波特率=SYSCLK/(SPIBRR+1)=2.5M *SPICCR=*SPICCR|0x80; /SPI恢复操作，准备发送、接收下一个字符 WSGR=0x00; /禁止所有的等待状态 /*定时器1初始化 精确定时1ms*/ void timer1_init() *T1CON=0x160C; /停止运行、连续增计数模式、时钟为64分频SYSCLOCK、采用内部时钟、禁止比较操作,参见P184/*GPTCONA=0; /禁止比较输出、无事件启动AD转换,参见P186*T1PER=0x0270; /(0x0270+1)*64/40 us =1ms*T1CNT=0; /赋定时器初值*EVAIFRA=*EVAIFRA; /清除可能存在的定时器1周期中断标志:原值写回，则有中断标志的相当于写1清0，参见P177 *EVAIMRA=*EVAIMRA|0x0080; /允许定时器1周期中断,参见P179 /*用SPI发送一个字符*/ void send(unsigned int data) *PBDATDIR=0xFF00; /IOPB输出低电平，因为IOPB3连接了MAX7219的LOAD引脚,见MAX7219手册P6*SPITXBUF=data; /发送一个字符while(*SPISTS&0x40)!=0x40); /循环，直到SPI有中断，说明发送完毕data = *SPIRXBUF; /空读SPIRXBUF,以清除SPI中断标志 *PBDATDIR=0xFF08; /IOPB.3=LOAD = 1，上升沿锁存 /*INT2中断服务程序*/ void interrupt GISR2() unsigned int i;switch(*PIVR)case 0x0027:/是定时器1周期中断*EVAIFRA=*EVAIFRA|0x0080;/清除定时器1周期中断标志，这里不写回原值，以免破坏其他中断k += 1; if(k999)k-=1000; s+=1;/超过999ms，需要进位if(s59)s-=60; m+=1;/超过59s，需要进位if(m59)m-=60; h+=1;/超过59m，需要进位send(d0|(h/10);send(d1|(h%10);send(d3|(m/10);send(d4|(m%10);send(d6|(s/10);send(d7|(s%10); break;default:break;enable(); /允许总中断，因一进入ISR后，总中断就被自动关闭了return; /中断返回 /*其他中断*/ void interrupt nothing() enable(); return