EDA实验二用文本输入法设计门电路.doc_第1页
EDA实验二用文本输入法设计门电路.doc_第2页
EDA实验二用文本输入法设计门电路.doc_第3页
EDA实验二用文本输入法设计门电路.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

西安邮电学院实验中心实验报告院 系电子工程学院 班 级 学 号 姓 名 成 绩 教 师 签 字 实 验 日 期 实验名称 用文本输入法设计门电路_一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、 实验目的（1）进一步熟悉MAX+PLUS2软件，学习用文本输入法设计电路。（2）进一步熟悉CPLD数字电路设计流程。（3）学习初步的VHDL程序设计方法。二、 实验所用仪表及主要器材PC、MAX+plusII三、 实验原理简述应用VHDL设计简单的逻辑电路二输入与非门示例。library ieee;use ieee.std_logic_1164.all; /调用库函数/entity nand2 is /实体/port(a,b: in std_logic; y: out std_logic); end;architecture rel_1 of nand2 is /结构体/ beginy编译仿真。（1）实现异或门逻辑F=ab. 异或门功能表：abF000011101110在MAX+plus环境下，用VHDL语言描述下列逻辑电路，并编译，仿真。F=ab.异或程序：4library ieee;use ieee.std_logic_1164.all;entity xor2 isport(a,b:in std_logic; y:out std_logic);end;architecture rel5 of xor2 isbeginy=a xor b;end;仿真图：(2)F= abc+d程序实现如下：library ieee;use ieee.std_logic_1164.all;entity nota isport(a,b,c,d:in std_logic;y:out std_logic);end;architecture rel5 of nota isbeginy=(not a) and b and c)or (not d);end;仿真结果：五、 实验结果见上述内容。六、 实验心得在本次实验中我学会了使用MAX+PLUS2软件的文本编程的方式设计电路。在本次实验的文本编译环节中出现不少问题：1.没有将文件名保存为实体名，导致程序编译不正确。2.写程序时没有自习按照语法规则编写，使得文件编译报错，自己对照书上的案例程序，原来定义是中间变量时忘了加冒号，使得整个程序编译出错。3.对语法不熟，写程序时对逻辑符的名称不熟悉，设计结果
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论