第三章 逻辑门电路.ppt

第三章逻辑门电路 本章内容 二极管 BJT管 MOS管的开关特性CMOS逻辑门电路TTL逻辑门电路 射极耦合 ECL 逻辑门电路 CMOS与TTL门电路的接口 电平转换 教学基本要求 1 了解半导体器件的开关特性 2 熟练掌握基本门电路 非 与非 或非 异或门 的逻辑功能 3 掌握三态 TS 门 传输 TG 门 OD门 OC门的特殊结构和工作特点 4 掌握逻辑门的主要电气特性参数5 了解逻辑门在应用中的接口问题 1 逻辑门 实现基本逻辑运算和复合逻辑运算的单元电路 2 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 分立门电路 NMOS门 数字集成电路简介 1 CMOS集成电路 广泛应用于超大规模 甚大规模集成电路 4000系列 74HC74HCT 74VHC74VHCT 速度慢与TTL不兼容抗干扰功耗低 74LVC74VAUC 速度加快与TTL兼容负载能力强抗干扰功耗低 速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低 低 超低 电压速度更加快与TTL兼容负载能力强抗干扰功耗低 74标准系列 74LS系列 74AS系列 74ALS 2 TTL集成电路 广泛应用于中大规模集成电路 数字集成电路简介 3 1概述 门电路 实现基本逻辑 复合逻辑运算的单元电路 缺点 功耗较大 速度较慢 逻辑状态的描述 正逻辑 高电平 1 低电平 0负逻辑 高电平 0 低电平 1 逻辑门电路的一般特性 1 输入和输出的高 低电平 输出高电平的下限值VOH min 输入低电平的上限值VIL max 输入高电平的下限值VIL min 输出低电平的上限值VOH max VNH 当前级门输出高电平的最小值时允许负向噪声电压的最大值 负载门输入高电平时的噪声容限 VNL 当前级门输出低电平的最大值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限 2 噪声容限 VNH VOH min VIH min VNL VIL max VOL max 在保证输出电平不变的条件下 输入电平允许波动的范围 它表示门电路的抗干扰能力 3 传输延迟时间 传输延迟时间是表征门电路开关速度的参数 它说明门电路在输入脉冲波形的作用下 其输出波形相对于输入波形延迟了多长的时间 CMOS电路传输延迟时间 4 功耗 静态功耗 指的是当电路没有状态转换时的功耗 即门电路空载时电源总电流ID与电源电压VDD的乘积 5 延时 功耗积 是速度功耗综合性的指标 延时 功耗积 用符号DP表示 扇入数 取决于逻辑门的输入端的个数 6 扇入与扇出数 动态功耗 指的是电路在输出状态转换时的功耗 对于TTL门电路来说 静态功耗是主要的 CMOS电路的静态功耗非常低 CMOS门电路有动态功耗 扇出数 是指其在正常工作情况下 能驱动同类门电路的最大数目 a 带拉电流负载 当负载门的个数增加时 总的拉电流将增加 会引起输出高电压的降低 但不得低于输出高电平的下限值 这就限制了负载门的个数 高电平扇出数 b 带灌电流负载 当负载门的个数增加时 总的灌电流IOL将增加 同时也将引起输出低电压VOL的升高 当输出为低电平 并且保证不超过输出低电平的上限值 3 2半导体二极管门电路 3 2 1半导体二极管的开关特性 VI VIH VCCD截止 VO VOH VCC 二极管开关电路 VI VIL 0D导通 VO VOL 0 7V 二极管伏安特性的近似描述 几种等效模型 二极管的动态电流波形 反向恢复时间tre 数纳秒 3 2 2二极管与门 设VCC 5VA B输入 VIH 3V VIL 0V二极管导通压降VDF 0 7V 输出高 低电平存在一定偏移 不利于门电路的级联 不能放大 负载驱动能力差 3 2 3二极管或门 设VCC 5VA B输入 VIH 3V VIL 0V二极管导通压降VDF 0 7V 输出电平仍有一定偏移 不利于门电路级联 负载驱动能力差 3 3CMOS逻辑门 3 3 1MOS开关及其等效电路 3 3 2CMOS反相器的工作原理及传输特性 3 3 5其他逻辑功能的CMOS门电路 CMOS漏极开路 OD 门 CMOS传输 TG 门 3 3 4CMOS反相器的动态特性 CMOS三态输出 TS 门 3 3 3CMOS反相器的静态特性 3 3 1MOS开关及其等效电路 MOS管工作在可变电阻区 输出低电平 MOS管截止 输出高电平 当 I VT 当 I VT MOS管相当于一个由vGS控制的无触点开关 MOS管工作在可变电阻区 相当于开关 闭合 输出为低电平 MOS管截止 相当于开关 断开 输出为低电平 当输入为低电平时 当输入为高电平时 3 3 2CMOS反相器 一 工作原理 vi vGSN vGSP TN TP vO 0V 0V 10V 截止 导通 10V 10V 10V 0V 导通 截止 0V VTN 2V VTP 2V 逻辑图 逻辑表达式 CMOS门的静态功耗极小 二 电压传输特性和电流传输特性 VTN 电压传输特性 三 输入噪声容限 可以通过提高VDD 提高噪声容限 3 3 3CMOS反相器的静态输入 输出特性 一 输入特性 输入电压与输入电流间的关系 1 MOS管栅极与衬底间的SiO2层可等效为电容 绝缘层非常薄 易被击穿 耐压100V 应采取保护措施 二 输出特性 当时 T1截止 T2管导通 由于T2管存在导通内阻 故输出低电平随IOL增加而提高 低电平输出特性 VOL MAX VDD VH T2管导通内阻RON IOL MAX IOL MAX 2 高电平输出特性 当时 T2截止 T1导通 IOH方向与规定负载电流方向相反 VOH随IOH增加而下降 VOH MIN IOH MAX VDD VH T1管导通内阻RON IOL MAX 3 3 4CMOS反相器的动态特性 在由于电路具有互补对称的性质 它的开通时间与关闭时间是相等的 平均延迟时间 10ns 带电容负载 动态功耗 PD PC PT CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗 CMOS管瞬时交替导通引起的功耗 与非门 1 CMOS与非门 a 电路结构 b 工作原理 VTN 2V VTP 2V 怎样增加与非门的输入端 增加输入端 会带来什么问题 3 3 5其他类型的CMOS逻辑门一 其他功能的CMOS逻辑门 或非门 2 CMOS或非门 VTN 2V VTP 2V 增加输入端 会带来什么问题 3 异或门电路 4 带缓冲级的CMOS门电路 1 CMOS漏极开路门的提出 对于推拉式输出的逻辑门而言 其输出端具有低阻输出特性 若将多个门的输出端短接 即 线与 连接时 往往因各输出端的逻辑运算状态不同 在电源与地之间出现一条低阻通路 产生较大电流 易导致器件损毁 二 CMOS漏极开路 OD 门 0 1 2 OD门的电路结构 逻辑符号与主要用途 用途 可实现 线与 逻辑功能 电路 逻辑符号 b 与非逻辑不变 OD门输出 线与 连接 a 工作时必须外接电源和电阻 可实现输出逻辑电平变换 可灵活配置上拉负载的供电电源 2 3 上拉电阻对OD门动态性能的影响 Rp的值愈小 负载电容的充电时间常数亦愈小 因而开关速度愈快 但功耗大 且可能使输出电流超过允许的最大值IOL max 电路带电容负载 Rp的值大 可保证输出电流不能超过允许的最大值IOL max 功耗小 但负载电容的充电时间常数亦愈大 开关速度因而愈慢 最不利的情况 只有一个OD门导通 为保证低电平输出OD门的输出电流不能超过允许的最大值IOL max 且VO VOL max RP不能太小 当VO VOL时 IIL total 当VO VOH时 为使得高电平不低于规定的VIH的最小值 则Rp的选择不能过大 Rp的最大值Rp max 三 CMOS传输门 双向模拟开关 1 CMOS传输门电路 电路 逻辑符号 2 CMOS传输门电路的工作原理 设TP VTP 2V TN VTN 2V I的变化范围为 5V到 5V 5V 5V 5V到 5V GSN VTN TN截止 GSP 5V 5V到 5V 10到0 V 开关断开 不能转送信号 GSN 5V 5V到 5V 0到 10 V GSP 0 TP截止 5V 5V GSP 5V 3V 5V 2V 10V GSN 5V 5V 3V 10 2 V b I 3V 5V GSN VTN TN导通 a I 5V 3V TN TP同时导通 C I 3V 3V I 5V 5V TG门典型应用 用CMOS传输门和各种CMOS逻辑门 可组合成复杂的逻辑电路 如异或门 P98例 数据选择器 触发器 构成双向模拟开关 可用来传输连续变化的模拟电压信号 也可用来传输数字电压信号 C 0时 开关被切断 VO 0 C 1时 开关接通 计入内阻Ron TG门组成的数据选择器 C 0 TG1导通 TG2断开L X TG2导通 TG1断开L Y C 1 四 三态 TS 输出的CMOS门电路 1 0 0 1 1 截止 导通 1 0 0 截止 导通 0 1 0 截止 截止 A 1 逻辑功能 高电平有效的同相逻辑门 三态缓冲门 0 1 a 三态输出缓冲门 0 b 三态输出反相器 0 0 0 1 1 1 1 逻辑功能 低电平有效的三态输出反相器 TS门典型应用 连接成总线结构 实现双向数据传输 EN 1 DO反相传输至总线 EN 0 由总线接收DI数据 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平 CMOS器件的功耗低 扇出数大 噪声容限大 静态功耗小 动态功耗随频率的增加而增加 3 3 7CMOS逻辑门电路的各种系列及主要性能 CMOS门电路各系列的主要性能比较 3 5TTL逻辑门 3 5 1BJT的开关特性 3 5 2TTL反相器的工作原理 3 5 3TTL反相器的静态特性 3 5 4TTL反相器的动态特性 3 5 5其他类型的TTL逻辑门电路 3 5 6TTL门电路的改进系列 其他功能的TTL逻辑门集电极开路 OC 门TTL三态 TS 门 3 5 1BJT的开关特性 iB 0 iC 0 vO VCE VCC c e极之间近似于开路 vI 0V时 iB 0 iC 0 vO VCE 0 2V c e极之间近似于短路 vI 5V时 iC ICS 很小 约为数百欧 相当于开关闭合 可变 很大 约为数百千欧 相当于开关断开 c e间等效内阻 VCES 0 2 0 3V VCE VCC iCRc VCEO VCC 管压降 且不随iB增加而增加 ic iB iC 0 集电极电流 发射结和集电结均为正偏 发射结正偏 集电结反偏 发射结和集电结均为反偏 偏置情况 工作特点 iB iB 0 条件 饱和 放大 截止 工作状态 BJT的开关条件 0 iB BJT的开关时间 从截止到饱和导通开通时间ton td tr 从饱和导通到截止关闭时间toff ts tf BJT饱和与截止两种状态的相互转换需要一定的时间才能完成 CL的充 放电过程均需经历一定的时间 必然会增加输出电压 O波形的上升时间和下降时间 导致基本BJT反相器的开关速度不高 3 5 2TTL反相器的工作原理 若带电容负载 故需设计有较快开关速度的实用型TTL门电路 引例 基本BJT反相器的动态性能 此外 为了提高低电平输出的带负载能力 往往使BJT深饱和 但其退出饱和的耗时增加 也影响着反相器的快速开关 输出级T3 D T4和Rc4构成推拉式的输出级 用于提高开关速度和带负载能力 倒相级T2和电阻Rc2 Re2组成 从T2的集电结和发射极同时输出两个相位相反的信号 作为T4和T5输出级的驱动信号 输入级 倒相级 输出级 一 TTL反相器电路组成 输入级T1和电阻Rb1组成 用于提高电路的开关速度 二 TTL反相器的工作原理 逻辑关系 电气性能改善 1 当输入为低电平 I 0 2V T1深度饱和 T2 T5截止 T4 D导通 2 当输入为高电平 I 3 6V T3饱和导通 T4和D截止 T1 倒置放大C1 E1 输出为低电平 vO vC3 VCES3 0 2V 3 采用输入级以提高工作速度 当TTL反相器 I由3 6V变0 2V的瞬间 T2 T3管的状态变化滞后于T1管 仍处于导通状态 T1管Je正偏 Jc反偏 T1工作在放大状态 T1管射极电流 1 1 iB1很快地从T2的基区抽走超量存储电荷 T2快速退出饱和 进入放大 T2管退出饱和后 VC2 T4 D导通 为IC5提供了通路 T5基区的超量存储电荷得以泄放 输出低电平快速转换为高电平 4 采用推拉式输出级以提高开关速度和带负载能力 当 O 0 2V时 T4截止 T5饱和导通 其饱和电流全部用来驱动负载 a 带负载能力 当 O 3 6V时 O由低到高电平跳变的瞬间 CL充电 其时间常数很小使输出波形上升沿陡直 而当 O由高变低后 CL很快放电 输出波形的下降沿也很好 T3截止 T4组成的电压跟随器的输出电阻很小 输出高电平稳定 带负载能力也较强 输出端接负载电容CL时 b 输出级对提高开关速度的作用 三 电压传输特性 3 5 3TTL反相器的静态特性 一 输入伏安特性 输入短路电流 IIH 高电平输入电流 二 输出特性 a VO VOH时 二 输出特性 b VO VOL时 三 输入端负载特性 1 4 Ron开门电阻 Rp Ron时 T5管饱和 VO VOL Roff关门电阻 Rp Ron时 T5管截止 VO VOH 3 5 4TTL反相器的动态特性 一 传输延迟时间现象 原因T5处于深度饱和状态 因此另外 D T器件存在结电容 电路中还存在着分布电容 三 电源的动态尖峰电流 动态尖峰电流 输出电平由低跳变到高的时候 T5处于深度饱和状态 T4的导通会先于T5的截止 因此会出现短时间的T4和T5同时导通的状态 产生很大的瞬态电流 3 5 5其他类型的TTL门电路 一 其他逻辑功能的TTL门电路1 与非门 多发射极BJT Y 2 TTL或非门 A B中至少有一个为高电平 若A B均为低电平 T2A和T2B均将截止 T3截止 T4和D饱和 输出为高电平 T2A或T2B将饱和 T3饱和 T4截止 输出为低电平 逻辑表达式 线与 线或 3 TTL与或非门 4 TTL异或门 vOH vOL 输出为高电平的逻辑门工作于截止状态 其输出级容易损坏 RC4功耗大 二 集电极开路输出的逻辑门 OC门 a OC与非门电路结构 b 使用时的外电路连接 OC门输出端连接实现线与 外接负载电阻RL的计算 1 0 m IIS 三 三态输出的TTL门 TS门 当EN 3 6V时 当EN 0 2V时 1 0 0 0 1 0 0 低电平有效的三态 TS 与非门 3 5 6TTL电路的改进系列 一 高速系列74H 54H High SpeedTTL 1 电路的改进 1 输出级采用复合管 减小输出电阻Ro 2 减少各电阻值 2 性能特点速度提高的同时功耗也增加 二 肖特基系列74S 54S SchottkyTTL 1 电路改进 1 采用抗饱和三极管 2 用有源泄放电路代替74H系列中的R3 3 减小电阻值2 性能特点速度进一步提高 电压传输特性没有线性区 但功耗增大 三 低功耗肖特基系列74LS 54LS Low PowerSchottkyTTL 四 先进的肖特基系列 先进的低功耗肖特基系列74AS 74ALS AdvancedLow PowerSchottkyTTL 五 快速TTL系列74F FastTTL 3 6其他类型的双极型数字集成电路DTL 输入为二极管门电路 速度低 已经不用HTL 电源电压高 Vth高 抗干扰性好 已被CMOS替代ECL 非饱和逻辑 速度快 普遍用于高速数字系统I2L 属饱和逻辑 电路结构简单 用于LSIC内部电路 特点 功耗低 速度快 驱动力强 3 7Bi CMOS门电路 I为高电平 MN M1和T2导通 MP M2和T1截止 输出 O为低电平 工作原理 M1的导通 迅速拉走T1的基区存储电荷 M2截止 MN的输出电流全部作为T2管的驱动电流 M1 M2加快输出状态的转换 I为低电平 MP M2和T1导通 MN M1和T2截止 输出 O为高电平 T2基区的存储电荷通过M2而消散 M1 M2加快输出状态的转换 电路的开关速度可得到改善 M1截止 MP的输出电流全部作为T1的驱动电流 3 5 1正负逻辑问题 3 5逻辑描述中的几个问题 3 5 2基本逻辑门的等效符号及其应用 3 5 1正负逻辑问题 1 正负逻辑的规定 正逻辑 负逻辑 3 5逻辑描述中的几个问题 正逻辑体制 将高电平用逻辑1表示 低电平用逻辑0表示 负逻辑体制 将高电平用逻辑0表示 低电平用逻辑1表示 与非门 采用正逻辑 或非门 采用负逻辑 与非 或非 2 正负逻辑等效变换 与 或 非 非 3 5 2基本逻辑门电路的等效符号及其应用 1 基本逻辑门电路的等效符号 与非门及其等效符号 系统输入信号中 有的是高电平有效 有的是低电平有效 低电平有效 输入端加小圆圈 高电平有效 输入端不加小圆圈 或非门及其等效符号 逻辑门等效符号的应用 利用逻辑门等效符号 可实现对逻辑电路进行变换 以简化电路 能减少实现电路的门的种类 end 控制电路 逻辑门等效符号强调低电平有效 如RE AL都要求高电平有效 EN高电平有效 3 8逻辑门电路使用中的几个实际问题 3 8 1各种门电路之间的接口问题 3 8 2门电路带负载时的接口问题 1 驱动器件的输出电压必须处在负载器件所要求的输入电压范围 包括高 低电压值 属于电压兼容性的问题 在数字电路或系统的设计中 往往将TTL和CMOS两种器件混合使用 以满足工作速度或者功耗指标的要求 由于每种器件的电压和电流参数各不相同 因而在这两种器件连接时 要满足驱动器件和负载器件以下两个条件 2 驱动器件必须对负载器件提供足够大的拉电流和灌电流 属于门电路的扇出数问题 3 8 1各种门电路之间的接口问题 负载器件所要求的输入电压 VOH min VIH min VOL max VIL max 灌电流 IIL IOL 拉电流 IIH IOH 对负载器件提供足够大的拉电流和灌电流 驱动电路必须能为负载电路提供足够的驱动电流 驱动电路负载电路 1 VOH min VIH min 2 VOL max VIL max 驱动电路必须能为负载电路提供合乎相应标准的高 低电平 一 CMOS门驱动TTL门 VOH min 4 9VVOL max 0 1V TTL门 74系列 VIH min 2VVIL max 0 8V IOH max 0 51mA IIH max 20 A VOH min VIH min VOL max VIL max 带拉电流负载 输出 输入电压 带灌电流负载