电工电子综合实验II—电子计时器 南理工.doc

电工电子综合实验II-电子计时器电路设计 xxxxxxxxxxxxx xxxxxx电工电子综合实验II电子计时器电路设计 学院：电光学院专业：xxxxxxxxxxxxxx 学号：xxxxxxxxx 姓名：xxxxxx 时间：2012年9月目录一、实验内容及要求。1二、电路原理。1 1. BCD码译码显示电路。1 2. 脉冲发生器电路。1 3.六十进制计数器电路。2 4.报时电路。2 5.校分电路。3 6.清零电路。3三、实验电路单元设计说明。3 1.BCD码译码显示电路。4 2.脉冲发生器电路。5 3.六十进制计数器电路（分位、秒位）。5 4.整点报时电路。7 5.校分、清零电路。9四、实验电路逻辑总图及引脚接线总图。10 1.逻辑总图。10 2.引脚接线总图。11五、实验电路芯片引脚图、功能表。12六、实验总结及创新设计。16七、参考书目。17一、实验内容及要求1、安装调试四位BCD码译码显示电路。2、设计、安装、调试脉冲发生器电路。3、设计、安装、调试六十进制计数器电路（分位、秒位）4、设计、安装、调试整点报时电路（5953”、5955”、5957”报时低声，5959”报时高声）。5、设计、安装、调试校分、清零电路。要求：校分电路防抖动，清零电路任意状态可以清零。6、联接15各项设计电路，实现一小时整点报时的电子计时器电路。7、实验要求：设计正确、布局合理、排线整齐、功能齐全。二、电路原理电子计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。其具体的原理框图如图1所示。图1 电路原理框图下面对计时器的工作原理按其组成进行说明。1. BCD码译码显示电路译码器可以采用CD4511通过330电阻来驱动共阴极显示器。2. 脉冲发生器电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。3.六十进制计数器电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。4.报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。5.校分电路电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，频率是正常计数的两倍，而秒位保持。6.清零电路 在任何时刻，拨动清零开关，可以进行计数器的清零。三、实验电路单元设计说明1.BCD码译码显示电路BCD码译码显示电路使用CD4511及共阴双字显示器实现。CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。根据CD4511的逻辑功能表可知，当时，其7个输出端分别输出一定的信号。只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330的电阻以防电流过大使数码管烧毁。显示部分电路如图2所示。图2 显示部分电路 图中每个CD4511下侧四个输入端分别连接CD4518的4个输出端。这样8段数码管就可以正常显示计数器所记载的数字编码了。由于电路的显示部分不会出现小数，故8端数码管的小数点引脚悬空。2.脉冲发生器电路脉冲发生电路为计时电路提供数据脉冲，本实验运用NE555器件构成一自激多谐振荡器。将NE555输出频率接入有CD4040所构成的分频电路中，其输出Q12=1HZ作为秒针的输入脉冲，Q11=2HZ作为校分电路的输入脉冲，Q3、Q2分别为报时电路的输入脉冲。脉冲发生电路如图3所示。图3 脉冲发生电路3.六十进制计数器电路（分位、秒位）采用CD4518和门电路实现六十进制计数，当清零端输入1，EN=1且CP端输入时钟信号或者EN端输入时钟信号且CP=0时计数器进行计数。为减少延时，采用直接进位时钟由EN端输入。其输出端Q3 Q2 Q1 Q0输出从0000到1001的循环。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q3 Q2 Q1 Q0输出0110时对其进行清零（因为CD4518是异步清零）。下面以秒的计数器为例，如图4，来说明其电路结构。图4 计时器秒位电路结构图4中两个集成电路即为1片CD4518所集成的两个计数器。下方（U8B）为个位计数器，上方（U8A）为十位计数器。引脚9始终接高电平，引脚10接由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。在此使用EN端为时钟信号控制端而不用CP端是因为在集成电路内部，CP端比EN端多通过一个非门，因此若通过CP端接入时钟信号则会因为此非门的存在而增加延时，从而出现误差。接通时钟信号后，输出端引脚Q3Q2Q1Q0开始计数。当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。在接收到第6个下降沿信号后，十位输出端将由0101变为0110。此时，需要对其进行清零。考虑电路清零模块，使用两个与非门（图中空置的输入端为清零输入端）。当CD4518的4号引脚和5号引脚同时输出1或者清零端输入0时十为被清零。这就使得其在短暂输出0110后立即被清零成0000。同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位进位。时钟计数器如图5所示。图5 时钟计数器电路4.整点报时电路电路具有如下要求，蜂鸣器要能够在59分53秒、55秒、57秒发出低音，而在59分59秒发出高音。用二进制数分别表示，如表1所示：时刻分十位分个位秒十位秒个位音高频率m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低约500Hz59分55秒0101100101010101低约500Hz59分57秒0101100101010111低约500Hz59分59秒0101100101011001高约1000Hz表1 蜂鸣器发声情况表经过化简，可得如下结果：H=5953”f3+5955”f3+5957”f3+5959”f4 =5951”(2”f3+4”f3+6”f3+8”f4) =5951”(2”f3 4”f3 8”f4)这样，将k经过三极管的放大接入蜂鸣器，就可以在所期望的时候进行报时了。这样可以设计出报时电路的电路如图6所示。图6 报时电路5.校分、清零电路校分电路：运用74LS74芯片与门电路实现。校分时，秒针停止计数，分针以2HZ的频率计数。校分功能表2如下：输入 输出 KA B Q 0A X A 1X B B 表2 清零电路：设计清零电路，当开机时计数器自动复位，当控制开关断开时归零。此部分由两个与非门组成，有三个控制端。由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。图7 校分电路 校分电路中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。四、实验电路逻辑总图及引脚接线总图1.逻辑总图图8 总逻辑图2.引脚接线总图图9 引脚接线总图五、实验电路芯片引脚图、功能表1CD4511图10 CD4511引脚图输入输出LEDCBAgfedcba字符测灯011111118灭零1000000000000消隐锁存111显示LE=01时数据译码110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015110011011111006110011100001117110100011111118110100111001119表3 CD4511 逻辑功能表2、共阴双字显示器图11 共阴双字显示器引脚图3、NE555 图12 NE555引脚图4、CD4040图13 CD4040引脚图5、CD4518图14 CD4518引脚图CD4518逻辑功能如表4所示。输入输出CRCPENQ3Q2Q1Q0清零10000计数01BCD码加法计数保持00保持计数00BCD码加法计数保持01保持表4 CD4518 功能表6、74LS0074LS00是一种十分常见的集成电路，其中集成了4个与非门。其引脚图如图15所示：图15 74LS00引脚图7、74LS20 74LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。其引脚图如图16所示：图16 74LS20引脚图8、74LS2174LS21是一种4输入与门集成电路，其引脚图如图17所示：图17 74LS21引脚图9、74LS7474LS74集成电路是一种D触发器。其引脚图如图18所示，功能如表5所示：图18 74LS74引脚图输入输出CPD清零0101置“1”1010送“0”1101送“1”1110保持011保持不允许00不确定表5 74LS74功能表六、实验总结及创新设计刚接到这个实验任务时一头雾水，不知道如何下手，尤其是对于各种器件也不是很熟悉，加上一个暑假的遗忘，数电的设计模式方法也有不熟悉，所以先对数电进行了部分的熟悉，各种常用器件进行复习，来进行本次试验。此次的设计电子计时器的实验是目前做过的规模最大的数电实验，实验电路复杂，电路功能多，都是以前没有遇到过的。实验电路的设计需要由部分到整体，最终由这些几个简单的电路模块整合在一起才能够构成功能较为强大实的验电路。尤其是对于各种芯片的熟悉运用，对于计数器的设计以及显示器的连接部分熟悉都是设计的困难之处。在电路连接过程中需要注意的地方比设计时更多：译码显示部分，由于4511为COMS电路器件，所以要串接电阻降压防烧毁器件；计数器使用中采用EN端进位以减少时间延迟；振荡电路中所产生的脉冲经分频器分频后也是近似的为所需频率；同时在线路连接前将逻辑表达式化简以求电路简洁方便连接。而在实际连线的时候，由于芯片多，连接线路复杂，芯片的布局就显得尤为重要，需要根据设计好的电路将芯片放置在合理的位置，充分利用电路板的板面，对布线十分作用。与此同时，小心布线也是十分重要的，不能因为贪图速度，而忽视了布线的准确度，一旦布线发生错误，由于电路较为庞大，查错将会变成很困难的事情。故不妨布一部分线，就检查一部分的功能，这样做虽然会影响速度，但总的来说，是更加有保障，和更加有效的。但即使再小心也难免会有这样那样的错误，连接过程中发现蜂鸣器在不停地低声响，一直查不到原因，被老师说设计的不是报警器，而是报时器（所以不需要一直响不停），在老师的指导下用万用表测各处与蜂鸣器有关部分的电压，才发现是一根线接到了电源的等势处，而设计是将这根线接到零电势的。不过也由此掌握了或者说更加了解了三用表对于电路检验的作用。在实际的电路运转过程中出现了55分58秒、57分58秒、59分58秒蜂鸣器响起的