数电一位加法器的设计.doc_第1页
数电一位加法器的设计.doc_第2页
数电一位加法器的设计.doc_第3页
数电一位加法器的设计.doc_第4页
数电一位加法器的设计.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电子技术基础综合性实验 设计题目:一位加法器的设计 班级：电力实1102组员：尹献杰 庞 曼 蓝 峥 王雪松 孙永健 李卓桁一、课程设计的目的（1）通过本次课程设计, 熟悉相关逻辑器件的使用，掌握组合逻辑电路的设计方法；（2）通过本次课程设计，掌握Multisim的使用，并运用Multisim设计电路图，模拟其工作环境。二、课程设计的题目描述与要求 题目:一位十进制BCD码加法器我们要设计一个两个十进制数加法器(含进位位)，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路 （2）用LED管显示三、实验器件两片全加器74LS83芯片一片与非门74LS00芯片一片三输入的与非门74LS10芯片两片74HC4511七段显示译码器和两个LED显示器。四、实验原理（1）8421码加法运算的准则：1.两个十进制数的8421码相加时按“逢二进一”的原则进行。2.当和小于等于9时，不需要校正。3.当和大于9时，需要加6校正。4.在做加6校正时，将产生向上一位的进位。（2）实验原理图 图1五、关于进位的处理 我们用二进制加法器对两数相加，并看其和是否大于10。若和大于10，则必须在结果处加6(0110)。十进制加法器共使用了两个二进制加法器，其框图见图 2。进位检测电路检测的是第一个加法器(包括进位)的输出。若其输出大于9，则检测电路输出1。这就是十进制加法器的进位输出，同时也是校正指示位。当进位输出为1时，第一个加法器得到的结果加6；当进位输出为0时，第一个加法器得到的结果加0。进位检测电路的卡诺图见图3。图 2图 3理论图如图4：图3图4由于用与非门比较方便所以我们选用了与非门电路有以下两种选择：1)这种方式用一片74LS00和一片74LS10可以实现(2)这种方式用两片74LS00可以实现由于第一种方式简单所以我们选用了第一种方式其仿真模块的实现如图5：七、仿真实现（1）无进位的仿真结果（2）有进位情况的仿真结果八.总结通过这次课程设计，我学到很多很多的东西，不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的内容。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才是真正的知识，才能提高自己的实际动手能力和独立思考的能力。在设计的过程遇到了各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，通过这次课程设计，把以前
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论