EDA与数字系统设计.doc

# # 工业大学EDA 课 程 设 计 报 告课程名称EDA与数字系统课程设计学 院电气与自动化工程学院学生姓名学 号专业班级指导教师2009年 12月26日目 录封面-01目录-02引言-03摘要-03关键字-03正文-04l 设计要求-04l 设计思路-05l 整体设计电路-06l 相关模块的电路及其功能-07l 选择/校验模块-07l 计数器模块-07l MUX8_4和MUX8_1模块-09l 锁存器模块-09l 38译码电路模块-10结论和设计感想-10参考文献-11答辩成绩评定书-12引言：随着电子技术的发展，特别是集成电路技术的发展，是电子电路逐步向小型化和集成化方向发展。在进行电路设计时，熟练使用EDA技术已是必然。本次课程设计旨在设计一个能测量方波信号的频率计。测量结果用十进制显示。测量的范围是：1100KHZ，分成两个频段，即：1999HZ和1100KHZ。用三位数码管显示测量频率，用LED等显示表示单位。摘要： 脉冲信号的频率就是在单位时间内所产生的脉冲个数，因此可用计数器累计脉冲，计数器在1s时间内所记录的结果就是被测信号的频率。将此设计问题模块化、设置1s定时信号、设置量程档控制开关K，单位显示信号Y、设置超出量程档测量范围示警信号alert。The frequency pulse signal is generated per unit time the number of pulses，Therefore, the accumulated pulse counter can be used. Counter in the 1s period of time the result is recorded in the frequency of the signal measured. Modula the Design、Set 1s timing signal 、Setting range file control switch K、Unit display signal Y、Set measurement range beyond the range warning signals alert file.关键字： 数码管、74160、频率、量程、报警、模块、锁存器、计数器正文：数字频率表的设计 设计要求：1. 设计一个能测量方波信号频率的频率计，测量结果用十进制数显示。测量的频率范围是1999HZ，1100KHZ.用三位数码管显示测量的结果，用LED灯显示表示单位，若亮绿灯则表示单位是HZ，亮红灯则是KHZ。2. 具有自动校验和测量两种功能。即能用标准时钟校验测量精度。3. 具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。其系统框图如下：图1 数字频率表系统框图 设计思路：脉冲信号的频率就是在单位时间内所产生的脉冲个数，因此可用计数器累计脉冲，计数器在1s时间内所记录的结果就是被测信号的频率。1. 将此设计问题模块化：测量/校验选择模块、计数器模块、送存选择/报警电路模块、锁存器模块、扫描显示模块。2测量/校验模块的输入信号为：选择信号select、被测信号meas、测试信号test、输出信号为CP1。3.设置1s定时信号（周期是2s）,在1s定时时间内所有的被测信号均被送到计数器输入端。4.计数器对CP1信号进行计数，在1s定时结束后，将计数结果送锁存器锁存，同时将计数器清零，为下一次采样测量做好准备。5.设置量程档控制开关K，单位显示信号Y，当K=0，为1999HZ量程档，数码管显示频率值，Y显示绿色，即单位为HZ。当K=1时，为1100KHZ量程档，数码管显示的数值乘以1000，Y显示红色。单位是1KHZ。 6.设置超出量程档测量范围示警信号alert。计数器由5片74160计数器构成（带进位C）。若被测信号频率小于1KHZ（K=0），则计数器只进行三级十进制计数，最大显示值为999HZ，如果被测信号频率超出此范围，示警信号驱动灯光、扬声器报警。若被测信号为1100KHZ(K=1)，计数器进行四位十进制计数，去高三位显示，最大显示值为99.9KHZ，如果超出此范围则报警。 整体设计电路：图2 频率表整体设计电路 相关模块的电路及其功能：1. 选择/校验模块：输入信号分别：select、meas、test输出信号为：CP1当select=0时，为测量状态，CP1=meas；当select=1,为校验状态，CP1=test。校验与测量共用一个电路，只是被测信号CP1不同而已。图3 选择/校验模块电路2. 计数器模块： 计数器模块用5片160构成，输入端接选择/校验模块的CP1信号和HZ(即二分频的1HZ时钟信号源)。并在两个量程超量限时引出两个报警信号：ALR1、ALR2。图4 计数器模块电路3MUX8_4和MUX8_1模块： MUX8_4模块根据sel信号，对DA、DB两组数据信号进行选通。 module mux8_4(sel,da,q);input sel ;input7:0 da;output3:0 q;reg3:0 q;always (sel or da )begin if (!sel) q=da7:4; else q=da3:0;endendmoduleMUX8_1模块根据sel信号，对信号进行选通。module mux8_1(sel,d0,d1,d2,d3,d4,d5,d6,d7,q0,q1,q2,q3);input2:0 sel ;input3:0 d0,d1,d2,d3,d4,d5,d6,d7;output q0,q1,q2,q3;reg q0,q1,q2,q3;always (sel or d0 or d1 or d2 or d3 or d4 or d5 or d6 or d7)begin case(sel) 3d0: q3,q2,q1,q0=d0; 3d1: q3,q2,q1,q0=d1; 3d2: q3,q2,q1,q0=d2; 3d3: q3,q2,q1,q0=d3; 3d4: q3,q2,q1,q0=d4; 3d5: q3,q2,q1,q0=d5; 3d6: q3,q2,q1,q0=d6; 3d7: q3,q2,q1,q0=d7; default:q3,q2,q1,q0=4bxxxx; endcase endendmodule4.锁存器模块：对上一个模块输入的信号进行锁存，电路图及接线如下：图5 锁存器模块电路5. 38译码电路模块：图6 38译码器模块电路结论和设计感想： 在EDA课程设计中我们使用了maxplus软件进行电路设计。是我自使用protel软件以来第二次进行计算机辅助设计电路。在做课程设计过程中，刚开始由于对该新软件不熟悉，在设计电路时速度较慢，而且经常出错。经过一段时间的熟悉之后，对软件的操作已十分熟练。能轻松地按照设计任务书要求的进度进行课程设计。由于设计计数器等电路需要数字电路的相关知识，我还专门利用课余时间翻看了数电的相关知识。在设计过程中，要注意养成留意每个细节的良好习惯，并对设计的电路及时备份。由于这次课程设计时间相对较短，同学们的进度都比较快、中午加班加点、晚上回来也查阅相关书籍和资料。这也增强了我们通过各种渠道获取知识能力。在知识高度密集的现代化社会，能够迅速高效准确的获取知识也是一项衡量的能力的标准。这次课程设计使得我们以前所学的专业知识，用于实践，进一步增强了我对本专业的兴趣，也加深了自己对相关专业知识的理解和掌握。通过此课程设计，我们又掌握了一门专业设计工具，为我们以后学习更深层次的专业知识做好了铺垫，也为我们将来参加工作或科研增强了实际动手操作能力。主要参考文献：1李国丽,朱维勇. 电子技术实验指导书M.合肥：中国科技大学出版社，20002王金明编,杨吉斌. 数字系统设计与Verilog HDLM.北京：电子工业出版社，20023潘松,黄继业. EDA技术实用教程M.北京：科学出版社，20024董守田,张