Trench+DMOS器件研究与工艺设计.docx

东南大学硕士学位论文Trench DMOS器件研究与工艺设计 姓名：苏巍 申请学位级别：硕士 专业：软件工程（集成电路） 指导教师：时龙兴;滕敬信20070615摘要Trench MOS是微电子技术和电力电子技术融和起来的新一代功率半导体器件，因其具有高耐 压、大电流、低导通电阻、开关速度快等方面的优势，有着广阔的应用市场因此国外众多实验室 及公司正在进行该领域研究，而在国内，此领域的研究还基本是空白。本文首先介绍了Trench MOS的发展、应用以及前景。接着在满足器件指标要求的前提下，设 计出适合Trench DMOS最简化的工艺流程，尽可能的降低生产成本。考虑BVdss和Rdson之间的 优化，Qg和Vth之间的关系等等设计出Trench DMOS的Cell部分的最优化的结构并通过Ping 的击穿电压和漏电的指标，来设计Ping的注入剂量，热过程和场极板的位置长度，设计出Trench DMOS的Pdng终端部分的结构。确定出Cell的最优化结构后，以其为中心值，进行工艺偏差对器 件的BVdss、Rdson、Vth，漏电、q电、栅电容等参数影响的模拟最后考虑版图的利用率，尽量通 过优化版图设计，来实现降低成本的目的。本文在模拟分析设计之后，针对无锡华润上华半导体有限公司的工艺线，进行工艺开发和试验优化通过工艺设计和流片以及失效分析，对器件进行了优化改进，使得器件不仅性能上满足要求， 还考虑了稳定性，可靠性等方面的要求，得到了能满足市场要求的TrenchDMOS。本文通过模拟分析与实际的工艺流片优化验证，得到良率较高的TrenchDMOS的结构与工艺参 数，可直接应用于市场，对于我国在Trench DMOS领域的研究，具有重要的意义。关键词lTrench MOS，单胞，Ring，击穿电压，导通电阻t版图东南大学碗士学位论文AbstractTrench MOS is the generation Power Device that is integrated by microeleetronics and Power electronicsIt has many advantages such as high voltage,large current,low resistance and swimh quickly and can be widely used in many fieldUp tO present,Trench MOS hasbeen widely studied in the lab and companies in many countries abroad,but in china wealmost have do nothing in this fieldIn the thesis,the development,application and future of Trench MOS arc introduced in the introduction sectionThe technologic flow,On which the designing of the satisfyingTrench DMOS is based,has been designed as simple as possible to reduce themanufactureable costThe calculation and simulation are taken out to optimize breakdown volmge and on-resistance，Qg and Vth，and the cell has been designedThe design ofRings dosethermal process and the length of plate玳designed by considering the breakdown voltage and leakage currentAnd then the termination configuration Can be designedBasedon the center StIucD1re which haS been optimidthe process offset has been simulatedAtlaSt,layout haS been optimized to reduce the manufactureable costAfter the simulation analysis，technology exploiture and optimization has been carried out based on CSMCS technology lineDuring the technology design，fabrication and analysis of invalidation,a lot of modification are made to the deviceThe capability,rellability and stability are also consideredThe Trench DMOS are applicable in the marketAfter the simulation and actual validate from the technology fabrication，the configuration and technology parameter ofthe Trench DMOS which Can be manufactured am attainedThe device designed in the thesis is significant in Trench DMOSS field in ChinaKey words：Trench MOS，Cell，rang-Breakdown Voltage，On-Resistance，Layout-lI-东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。研究生签名：I菱起 日期：皿扣东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权东南大学研 究生院办理。研究生签名：叠；兔研究生签名：望：缒导师签名：导师签名：第一章绪论VDMOS(垂直双扩散功率MOSFET)器件结构与制作过程是在高阻外延层(N-)上采用平面自对 准双扩散工艺，利用硼磷两次扩散差，在水平方向形成与MOS结构相同的多子导电沟道，而且是 短沟道。通常N+源区、浓硼P+区及P阱区均有离子注入与推结工艺形成。而栅电极材料是采用多 晶硅制作的图11表示了VDMOS的基本单元结构图11 VDMOS的基本单元结构 VDMOS器件的结构设计不同程度地决定了器件的性能参数。如导通电阻决定了器件的导通电流和功率损耗。因此降低导通电阻是结构设计的重要目标之一VDMOS晶体管的横向结构设计包 括单元图形的几何形状、捧列方式及尺寸选取。其单元图形有六角形、正方形，圆形、长方形及条 栅形等VDMOS器件的特点如T11哪：1 VDMOS器件属多子器件，也称电压控制器件。它具有MOS器件的一切优点，如：输入 阻抗高、驱动电流低：没有少子存储效应。开关速度快，工作频率高。由于载流子迁移率随温度的 上升而减少，使德VDMOS器件具有负温度系数，并有良好的电流自调节能力，可有效地防止电流 局部集中和热点的产生。热稳定性好，电流分布均匀容易通过并联方式增加电流容量，具有较强 的功率处理能力。2 VDMOS器件采用“白对准双扩散”T艺，利用同一多晶硅棚进行P、N两次“自对准双扩散”， 并利用两次扩散的横向扩散差形成沟道长度，这样大大提高了单位面积中元胞的密度，有利于大电 流性能的实现。3 VDMOS器件具有比其他MOS器件更短沟道。通常，短沟道器件在一定的橱电压下，跨 导为常数，线性很好不需深度负反馈便可实现高保真功率放大，实用性较强。4VDMOS器件的闽值电压较岛，因此具有较高的噪声容限和较强的抗干扰能力东南大学硕士学位论文5 VDMOS器件的终端采用场板、分压环、截止环结构。通过一些相应的终端处理来实现场 效应器件的高耐压。6 VDMOS器件的功率容量直接受到导通电阻Ron。由于它的高阳漏漂移区不会像高阻集电 区那样产生电导调制效应，所以导通电阻比相应的双极型功率晶体管的饱和电阻要大得多。这是功 率VDMOS器件的主要缺点，功率MOSFET单位芯片面积的导通电盟与漏捞击穿电压BVds之间存 在者下述关系：丽参丽oc口嗜。7由此可见BVds的提高，往往要以增加Ron或减小单元面积(这样会带来对大电流的限制)为代价。7， 由于器件具有负温度系数，即使在高压下也不会发生二次击穿，因此VDMOS和双极型器 件相比，在高压工作时有较大的安全工作区图12给出了功率MOSFET与双极晶体管的安全工作 区的对比情况。图12功率MOSFET与双极晶体管的正偏安全工作区 高压VDMOS器件的主要电学参数包括如下：J导通电阻Ron导通电阻Ron是影响功率VDMOSFET器件最大输出功率的重要参数，它主要由元胞结构的布 局、几何形状及尺寸、元胞密度、芯片面积等因索决定。由于功率MOSFET是多个单元MOSFET并联r酊成。每个单元所有的漏极都连通在一起，那么 Ron与各单元的导通电阻Ron(cell)有下面关系式：R。=R吣H、|N。这里的Nm是芯片中所含单元的总数，如果单元尺寸和Ron(cell)确定的话则Nm和芯片大小 也就被确定了。Ron(ceU)如图13所示是由六个部分构成。即2-绪论R嘲celll=Rs+R曲+RD+RJF盯+R啊+Rw 式中：Ps为源区串联电阻，其阻值很小，在计算Ron(ceJl)时可忽略不计；Rch为沟道电阻(即增强型MOS晶体管的沟道电阻)，在低压器件中，这部分电阻对Ron(eell)贡献较大：在高压器件中贡献较小。 RD为橱电极正下方在N层上形成的表面电荷积累层电阻： Rmrr为相邻两P阱间的电阻(也称颈部电阻或JF日部电阻)： Repi为高阻外延层的导通电阻。该电阻在高压器件中非常重要。该电阻在高压器件中非常重要在大于500V到器件中，Repi通常占Ran的500,4以上；Rn+为N+层的导通电阻(这部分电阻随由 于掺杂浓度的变化而变化)图13 VDMOSFET的导通电阻分布示意图2漏源电流Ids lds是用来表示该晶体管承受电流能力的一个参数当功率VDMOSFET工作在电流饱和区时漏极 电流Ids与外加栅源电压Vgs有如下关系：7k=寺乞(-vo)2L式中；Cox=voxtoxeox=35E一13Fcm，(-氧化硅的介电常数)； tox为栅氧化层的厚度； im=700cm2sV(沟道区电子迁移率)； z为沟道宽度；VtI为阈值电压。利用以上关系式在设计中可以估算器件沟道的宽长比。3漏源击穿电压BVdsVds规定为Vgs等于零时产生一个小漏极电流所需的最小漏源电压，VDMOSFET漏源击穿电 压是由雪崩击穿电压决定的，它表征了器件的耐压极限。因为该器件采用平面工艺形成PN结所，3-东南大学硬士掌位论文以在扩散区中部与本体区之间形成的结近似平面结，而在边、角处形成的结近似为柱面或球面结。 由于在PN结的这些弯曲边界处其击穿电压会受到结的弯率半径的严重影响。所以设计芯片时就 要尽量避免球形结的出现，同时也要考虑到结终端表面击穿电压的严重影响。由于N外延层材料的电阻率和厚度以及杂质分布是决定漏源击穿电压的主要材料参数，所以高 压VDMOSFET的设计就要选择轻掺杂和厚外延层；可是这会增加导通电阻的阻值，因此必须考虑 它们之间的最佳设计。下面给出高阻外延层的最佳掺杂浓度Nepi和外延层厚度wepi的计算公式=石4鱼qBV。s=争譬p=器式中：E。=85x105曰噻2矿，册(硅的临界击穿电场)以=710x曙。cm2sV(N一外延层的体电子迁移率)：瓦=11Seo(硅的介电常数)口p，傩为磊源击穿电压。4阈值电压Vth当扩散沟道区达到表面反型时，则使沟道导通所需要的最小栅源电压被定义为MOSFET的阌值 电压。vth的大小取决于离子注入法获得的沟道中的最大表面浓度高压VDMOS特征曲线如图i4 所示图I-4高压VDMOS的特性曲线(a)输出特性：Co)转移特性。-4-12 Trench DMOS技术发展概述。埘lTrench MOS结构早在年代初就被提了出来，Trench MOS的发展是围绕更高的原胞密度、更 低的导通电阻、更可靠的结构和更简化的工艺流程展开的。1989年30V传统Trench MOS(阻下简称LIMOS)原胞密度能做到1000 ut晓*c-m2，1991年传 统UMOS就得到了长足的发展50V耐压下原胞密度能达到580 un*cm2。传统LIMOS结构如图15图15传统UMOS结构可见Trench MOS同VDMOS一样，是纵向导电结构，但Trench MOS同时还是纵向沟道，这 一结构不仅使TrenchMOS消除了vDMOS导通电阻中的JFET电阻这部分，还充分利用了空间，使 Trench MOS的原胞面积可以做的非常小，从而带来更大的电流和更小的导通电阻。19921994期间，三种在传统UMOS基础上改进的UMOS结构被先后提出，一般分别称为 ACCUFET、EXTFET和INVFET，与传统UMOS相比，这三种结构由于不存在漂移区电阻，因此 导通电阻都很小。1994年Syau、Venkawaman、Baliga等人对以上三种结构做了总结，并与传统UMOS 做了比较(图16)5东南大学硕士学位论文图16四种UMOS结构的比较a：ACCUFET b：INVFETc：EXTFET d：传统LIMOS 其中ACCUFET是指积累UMOS，沟道部分以极轻掺杂(10”)n外延替代，关态时通过耗尽的外延层来关断器件。外延层浓度越低，栅宽越小，关断特性越好。如果是rl掺杂poly，0栅压时 器件无法关断，故关态时器件栅压一般为一5V：如果采用P掺杂povy，则由于平带电压的原因，0 栅压时器件沟道能够耗尽关断，因此当栅宽较小时，能工作在0栅压条件下。ACCUFET的最大优 点就是大大降低了导通电阻，电流通过积累层和重掺杂区流动，不存在漂移区电阻，1994年25V器 件能做到20um原胞宽度，94 U欧*bln2导通电阻。ACCUFET的另一大优点就是整个器件不存在P 型杂质，这减d,T寄生电容，并为器件可靠性设计带来了方便。INVFET器件不存在漂移区，沟道部分掺入P型杂质，两端直接与重掺杂n型杂质相接。由于 不存在漂移区电阻，故导通电阻可以做得很小。此器件的P型沟道长度大小很重要，过短会严重影 响关态漏电和耐压，过长则会加大导通电阻EXTFET结构与传统UMOS很类似，只是n一外延较薄，Trench直接穿通了外廷，与重掺杂漏 相连。这样开态时电流同样在积累层和重掺杂区流动，导通电阻很小同样P区掺杂浓度和栅宽影 响关态漏电。另外外延厚度与P区厚度需要仔细设计和协调。25V的INVFET和EXTFET结构，在20mn原胞宽度的情况下，导通电阻也能够达到100130ll甜cm2同样在1994年，日本人Matsung)to从另一角度对器件结构进行了改进，如图17。图17 TC-MOS与传统UMOS的结构比较这种结构被称作为Trench touch MOS，与传统的SC-MOS(surface touch MOS)相比，原胞面积可以做得更小，导通电阻也能更小。原因在与，当原胞宽度缩小时TCMOS的源端接触面积不变，6-故接触电阻不变，但SCMOS的接触电阻却会变大，这限制了SCMOS的原胞进一步缩小(图18)-i_1，T而。；篓：器器-io暑正uu2J-sIu正zo图18原胞宽度的减小对TCMOS和SCMOS导通电阻的影响 TCMOS的另一大优点是：雪崩击穿电流比较大，因为寄生的n呻三极管的基极电阻比较小。50V耐压的TCMOS，在2Sum的原胞宽度下，导通电阻为430 ula*cm2，比1991年的器件减小了25韩国人Jongdae Kim等人于2001年对UMOS的结构和工艺进行了改进，提出了只需3块光刻 版(Trench,poty,metal)的双扩散UMOS(图19)图I9双扩散UMOS结构示意图 其工艺流程如下(图110)图llO双扩散UMOS工艺流程 此种双扩散lIMOS巧妙的利用了工艺刻蚀氧化层所留下来的spa作为自对准，来刻蚀Trench并离子注入来形成源端，然后反板离子注入做衬底接触。不仅大大简化了工艺，NBJ使原胞密度进7东南大学硕士学位论文一步增大，导通电阻进一步降低，另外这种结构可靠性也很不错。50V击穿电压，23-24mm原胞 长度情况下，导通电阻为410 uQ2。不久Jongdae Kim等人将哇臣退火”工艺引入制造流程，改善 了Trench底部拐角处性能，导通电阻也进一步下降为360 ut晓*crn2。2003年，Jongdae IGm等人再次对这种结构和工艺进行了改进，分两步刻蚀Trench从而进一步 减小了源端和衬底接触所消耗的表面面积，进一步减4,T原胞宽度，提高了原胞密度。此器件和工 艺流程如下(图111)：)魁醑(c)图11 l两步刻蚀Trench工艺流程示意43V击穿电压下，原胞宽度可达16ran，导通电阻进一步下降为280 un*cm2。此后，JongdaeKiln等人又提出了极深Trench结构，将他们缩小原胞宽度的理论运用到了极致。(图112)图112极深Trench结构示意 此结构在击穿电压45V情况下，原胞宽度可达10urn，导通电阻则可达到129 ufl*cm2B-绪论13 Trench DMOS发展现状21ml在早期的研究中，人们把Trench DMOS研究的焦点集中在低压应用上(50V以下)。主要关注 的Trench DMOS的特征导通电阻。通过增加单胞密度，缩短沟道长度，降低阈值电压等方法使得 Trench DMOS的源漏特征导通电阻最小。随着Trench DMOS越来越广泛的应用栅电容逐渐成为人们关注的又一个焦点。许多高频的应 用希望Trench DMOS的电容越低越好。但是，栅电容是随着单胞密度的增加而增加的，所以它和器 件的特征导通电阻往往是矛盾的。接着，许多研究就集中在Rdson和Qgd上。同时，新工艺和新的Tlvach结构也不断使得Trench DMOS的性能越来越优秀。比如，韩国的 JongdaeKiln等人提出了一个利用氢退火的自对准工艺，这个工艺只需要3块mask就可以制作出一 个可靠性很强的Trench结构。日本的Toyota公司提出了一种应用于汽车电子的FITMOS结构，性 能要比传统的Trench DMOS好50*4以上。随着TrenchDMOS结构和工艺的越来越成熟，人们不再把TrenchDMOS局限在低压的范围内。 随着把supcr Junction和multi RESUl盯墩术的引入，100V的Trench DMOS已经日趋成熟，250V 甚至于300V的Trench DMOS也已经有了报道。在国内，有关TrenchDMOS的研究和制作还处于刚刚起步的状态，许多技术和工艺还是空白 研究和制作Trench DMOS是很有意义的正是Trench MOSFET在高压，大电流，低导通电阻等方面的优势，带来其广阔的应用市场，因 此国外众多实验室及公司正在进行该领域研究，提出了一些新的器件结构及相应的工艺方法，使 Trench MOSFET的特性更加优越，可靠性提高，制造成本降低。韩国的ETRI(日ectronics and Teleenramunications Research Institute)在Trench MOSFET领域做 了大量的研究工作ETRI在Trench MOSFET的设计制造过程中，灵活的采用自对准、氧化物隔板 (oxide spacer)使分立Trench MOSFET制造过程中掩模板的层数缩小到3层(传统工艺一般需要 s巧层)，并且单胞的尺寸缩小了2倍以上。此外ETRI还提出了改进后的反应离子刻蚀技术，和TCR (Trench Cornaf Roundhag)。改进后的反应离子刻蚀可以降低刻蚀后的硅槽表面的租糙程度，TCR 则可以使沟槽的拐角处变得圆滑，这些都可以极大的提高器件的击穿电压和可靠性【5】。ETRI在2003年的ISPSD(International SymposiumonPower SemiconductorDevices andICsProceedings)上提出了 两种新的Trench结构。第一种结构采用两步法刻蚀沟槽，并且采用沟槽金属接触的结构，使器件的 性能进一步优化单胞尺寸可以达到161nn，在击穿电压为43V、Vgs=lOV时，开态特征电阻为028 nK1era2【61。第二种结构把源区制作在沟槽的侧壁上，可以得到单胞尺寸为1Inn的器件，该器件在 击穿电压为45V、Vgs=10V时，开态特征电阻仅仅为0129mncm2。除ETRI外还有其他研究者提出一些新型结构。如W-GateTrenchMOSFET，该结构使RdsonQgd 的值降低两倍以上，从而开关特性得到优化。还有利用积累层具有低电阻、耗尽层高阻的特性而设 计的Trench MOSFET目前国外一些公司也已经涉足该领域。如IR(International Rectifier)公司应用于汽车领域的基于q东南大学瑷士学位论文 TrenchMOSFET的产品，耐压包括40V、55V、75V、100V。FakehiIdSemiconductor的TrenchMOSFET产品FDB045AN08A0，耐压75V，开态特征电阻39raftera2(Vgs=10V)；2003年4月推出的FDB3632，FDP3632FDl3632，耐压达到100V，开态特征电阻为75 mflcm2(Vgs=10V)【121。但是这些 都是分立器件产品。Trench MOSFET应用于PIC及PSOC还砸临一些困难。特别是在与标准低压MOS工艺兼容上， 如淀积氮化硅带来的应力问题、反应离子刻蚀带来晶格损伤、氧化物隔板的精确控制、以及最佳工 艺流程的设计。如何通过器件和工艺流程的设计减小工艺的复杂程度、提高稳定性，从而降低成本这些将都是我们研究的重点。另外随着器件耐压的升高，开态特征电阻急剧增加，如何在高耐压下 得到最优化的开态特征电阻也是我们研究的重点。在国内，Trench MOSFET领域的研究还基本是空白14Trench DMOS的应用阻42lLDMOS和VDMOS是传统功率MOSFET的典型代表，它们具有输入阻抗高、导通电阻低，开 关速度快以及工艺兼容性好等优点，但是功率集成电路P1C的飞速发展对功率器件的性能提出了更 高的要求。功率器件的开关速度、导通电阻已越来越成为功率整流、电压控制、电子自动化等领域 性能发展的瓶颈。最近几年一种新结构的功率MOS器件Trench MOS得到了长足的发展。Trench MOS这一概念虽早已出现但却是在最近才得到了广泛的研究和发展，这一方面要归功于工艺进步的原因，另一方面则得益于市场需求。Trench MOS与传统功率MoS唧相比，具有更高的沟道密度、更低的开态特征电阻、更大的导通电流和更快的开关速度其市场应用前景十分看好Trench MOS在100V以下的大电流功率器件应用场合，具有显著的优势。这一领域的应用主要 包括：DCDc转换、稳压器、电源管理模块、机电控制、显示控制、汽车电子、便携式手持设备、 电脑设备、通讯产品和消费多媒体等方面。国际上，Philips、lmemational Rectifier，Fairchild、vishay 等公司通过对TrenchM0s的研究，已经生产出了很多能直接应用于实际的产品。15本论文的主要工作由于Trench DMOSFET工艺、设计及产品的开发与研究已开展的热火朝天。国际IDM大厂已用 该项技术生产出了很多能直接应用于实际的产品。并大有进军中国市场的趋势。在国内。Trench MOSFET领域的技术研究和制作还基本是空白，所以能否开发出适合的Trench DMOS的适用化工艺。 在满足器什指标要求的前提下，设计出最简化的工艺流程，尽可能的降低生产成本具有重要意义。本文的土要工作如下1设计出适合Trench DMOS的最简化工艺流程。在满足器件指标要求的前提下，尽可能的降 低生产成本。2设计出Trench DMOS的Cell部分的最优化的结构。考虑BVdss和Rdson之间的优化，Qg和Vth之间的关系等等，综和上述的考虑，得到Cell的最优化的设计103设计出Trench DMOS的Ring终端部分的结构。主要通过Ping的击穿电压和漏电的指标， 来设计黜ng的注入剂量，热过程和场极板的位置长度。4确定出Cell的最优化结构后，以其为中心值，进行工艺偏差对器件的BVd、Rdson、Vth、 漏电、Qg、栅电容等参数影响的模拟5版图的最优化设计主要考虑版图的利用率尽量通过优化版图设计，来实现降低成本的目的东南大学硕士学位论文第二章器件参数模拟优化及工艺流程21 Trench DMOS的结构制造为了对Trench DMOS的特性进行分析，我们必须首先得到Trench DMOS的结构。我们通过 Ts呷rem4软件来模拟“制造”一个Trench DMOS，采用的结构是现在比较有代表性的结构，图21就 是通过Tsuprem4模拟而得到的器件单胞结构剖面图以及示意图。图21T目驴“模拟得到的剖面图及Trench DMOS示意图22 Trench DMOS工艺流程Trench DMOS是沟槽型高压DMOS器件，所以其工艺与普通DMOS工艺相比设计的器件密度、 尺寸以及结的深度有很大不同，但为了考虑制造工艺的兼容性和成本问题，所以除了采用沟槽形成 垂直沟道及栅氧化层等必需的工序外，尽量采用和普通DMOS工艺相兼容的标准功率器件工艺模 块。表21 Trench DMOS的工艺流程IWafer startingNepi on N+subsume2Hardmask OX3Trench masking and etch4SACOX andremove5Gale oxide6Poly deposition12-嚣件参数模拟优化及工艺最程7Poly iccss etch backgP-body implant and drive-in9N+SD maskingimplant and drive in10BPSG depositionIIComactmasking12Contact唧pJamreflow1311mN depositionRTA14Thick metal spurting15Metal maskmg and Etch16Passivafion17PAD masking18Simer19Backside枷20Backside meUd deposition21Wafer out andm邓曙c60n22CPmtmg表21所示的是本文设计的Trench DMOS所采用的工艺流程。其中硅材料电阻率、Epi厚度、 栅氧厚度、Pbody注入剂量及Trench的尺寸将随所研究的工艺、器件规范的变化而变化外，其余工 艺步骤为标准工艺模块。表21Trench DMOS工艺流程适用于制造低压(20-30V)Trench DMOS。23 Trench DMOS T艺模拟结构分析231中心原胞单元Cell模拟根据上述器件结构设计方案与工艺流程设计方案，最终确定设计低压(2030v)Tmach DMOS 的各个参数。例如一个典型的30V Trench DMOS的外延电阻率为0 250hm厚度为5tnn最终 的器件结构尺寸见表22。采用Tsuprem4工艺模拟程序对Trench DMOS的纵向结构进行分层次仿 真。以便我们对工艺加工过程进行深入的了解与分析。程序模拟上艺得到的最终Ceil结构如图22所示。而图23为Trench DMOS的制造中经过主要工艺模块后的纵向结构分层次仿真结果。表22 30VTrenchDMOS元胞单元设计尺寸设定值13东南大学硕士学位论文图22 30V Tmlch DMOS Cell模拟结构A：N+Sub&EpiB：Field Oxide C：A甜VeD：LPTEOS14-嚣件参数模拟优化及工艺漉程L：pobj Etch M：P-bodyO：AtierN+15东南大学硕士学位论文Final strucU 模拟网格图2A：Trench DMOS的纵向结构分层次仿真图及模拟网格 通过上面确定的工艺与结果，Tsuprem4模拟得到的Trench DMOS Cell各部分的浓度分布如下表23下面的设计过程中我们模拟确定了一个典璋!的30V Trench DMOS的工艺与结构参数。这样的设 计流程与方法适用于设计低压(20-30V)Trench DMOS。比如我们在设计一个20V的Trench DMOS 时，只需要把t述的工艺与结构参数中的EPI、JFET、V-body、栅氧等参数略做调整即可得到。16器件参数模拟优化及工艺流程表23 Cell各部分的浓度Cbn哪T嘣on(atomram3)Oepth(um) P-body2E17 13N+ 2E2003P+ 3E J9O5Channel1232 Ring的模拟确定除了器件单胞的结构与尺寸，Trench DMOS的边沿Ring结构也是一个重要的设计因素，其直 接决定了DMOS器件的耐压与漏电以及可靠性等重要参数。图25是Trench DMOS Pang结构的剖 面图图25：Trench DMOS Ring结构剖面图由于我们设计的Tnmch DMOS工作电压仅仅为20-30V，边沿的Ring结构不需要很复杂，分别 用一块金属场板和l ob,场板保护下面的P环即可。此时Ring边缘漏电很小在Vds=35V时，这个 结构的漏电仅为34BlIAum由于边缘宽较小，这样的结构的漏电不到luA。这样的Pang结构下，当器件内部发生击穿时，Ring部分的离子化率还远未到l，所以Pang结 构满足要求。其在35v时的耗尽图如图26所示：图26：35v时Trench DMOS的耗尽图 在我们设计DMOS边沿Ring结构的时候，既要考虑其耐压与漏电符合设计的要求，同时也需要考虑器件工作时的稳定性，还需要考虑制作成本尽可能的缩小砌ng结构的尺寸。为了得到鼬唱 最佳的尺寸，我们进行了如下的模拟。把最后的P-body与终端截止环的距离进行缩小17东南大学硬士学位论文图27：P-body与终端截止环的距离变化下的耗尽图 虽然从图中看到缩短了Field Oxide后，击穿并没有影响，但是从Ring结构中L=6um结构中看到，前一个P-body终端的电势线影响到了截止环的浮置Poly场板，势必会影响截止环的功能事 实上此结构中器件两端耗尽层也连在了一起，截止环上出现电流。仅仅从耐压的角度考虑这个结构，只要截止环上P-body不与最后一个P-Ring穿通，Field Oxide 大概可以缩短6mn左右。但是由于可靠性的考虑实际制作中还是采用原先的尺寸。无论哪种结构 的峰值场强总出现第一个P环右边界处说明起耐压作用的仅仅是第一个环下面图28分别对应 上面L=16mn与L=I lum的Ring结构的电场图2S：L=16um与L=IlmnRing结构的电场24 Trench DMOS的特性分析开态导通电阻Rdson、VT、Ids、关态击穿电压BVds以及与瞬态特性相关的栅漏电荷Qgd是 Trench DMOS几个最重要的指标。一般当Trench DMOS应用于开关管时，我们总是希望器件能在 指定的耐压水平下，使Rdson和Qgd尽町能的小。所以下面的研究也是围绕如何优化协调这几个指18-器件参数模拟优化及工艺流程标展开的 我们通过Tsuprem4改变器件参数，并由Medici模拟器件特性来比较各个参数对器件特性的影响。如图29，在23章节中模拟得到的器件结构，用测试的方法来估算模拟得到的VthIds=250uA即单胞电流为Ids=6E10Aran时Vth=1576V。Cell的关态击穿IV曲线为图211从程序上可以得到， 击穿电压为37v。击穿点位于Trench下方。器件的各个特性图如下：m，l图29：器件的转移特性图 210：器件的开态输出特性曲线(v酽-45lov)图21l：器件的关态输出特性曲线图212：器件的关态等势图 同时此结构Trench DMOS的Rclson模拟结果为： 在Vgs=10v条件下，Rsdon=142mohminln2，整个的导通电阻为Rdson=18molun 在Vgs=45V条件下，Rsdon=276mohmnl一整个的导通电阻为Rdson=35mohm 这比实际测试中得到的值稍小，因为模拟中忽略了接触电阻、封装产生的电阻，N+衬底厚度。先前认为衬底电阻很小故模拟中仅仅用了3um厚的n+衬底。实际中在20V-30V Trench DMOS中 衬底电阻Rsub占到了全部电阻Rdson的40左右(250urn左右)这个衬底电阻大约为Rsub-=pLS=64mohmRdson(Vgs210VP2440hm19-东南大学顿士掌位论文Rdson(Vgs-45V3=4140hm在图213所示的栅电荷的模拟曲线中，横坐标表示栅接恒流源的充电时间时间t和Q是成正 比的关系的Q=i*t。在图2145所示的栅电容的模拟曲线中，横坐标表示橱接不同电压，纵坐标表示不同两点之间电容值 另外，我们也将模拟值与测试值做了对比，见表2A发现比较接近图213橱电荷的模拟曲线 图214：橱电容的模拟曲线 表24：参数模拟值与测试值比较COlllteat Simulation data Test data Vtll 1576V 16V BVdss35V 35，69VRdsonVgs210V24Amohm34rnohm RdsonVgs=45V414rnohm 53mohm IdssVds=24V50nAluAVsdO7v O7，13V Ciss 520pF 660pFCoss 120pF160pFCrss50pF 110pF Qg 15C 2330IlC Qgs 19nC 47nC Qgd 27nC 3nC Td(on) 33 25-48nsTr22ns22-45ns20器件参数模拟优化及工艺漉程25 Trench DMOS的特性变化在上述基本工艺平台建立后我们将改变其中部分工艺关键参数，模拟分析各器件特性的相应 的变化及工艺的窗口与容差。从而进一步了解器件特性、工艺特征，优化工艺设计确定最佳条件。 为接下来的工程实际流片打下基础。下面我们利用工艺模拟平台分别对20V-40V电压应用范围内的 TrenchNMOS分析GateOx厚度、Trench的深度、P-body、N+的深度以及Epi厚度、浓度的改变 而造成器件特性参数Vth、BV、lds、idss及Rdson的变化趋势。20-30V Trench DMOS工艺流程设 定为首先在外延片上生长一层6500A的场氧，然后刻出Active，挖Tmnch，Trench宽05um，深1516um。在1200A的牺牲氧化后，生长栅氧和Poly。P-body注入后进行热推阱，