5种主流射频制造工艺.doc

射频半导体工艺GaAs半导体材料可以分为元素半导体和化合物半导体两大类，元素半导体指硅、锗单一元素形成的半导体，化合物指砷化镓、磷化铟等化合物形成的半导体。砷化镓的电子迁移速率比硅高5.7 倍，非常适合用于高频电路。砷化镓组件在高频、高功率、高效率、低噪声指数的电气特性均远超过硅组件，空乏型砷化镓场效晶体管(MESFET)或高电子迁移率晶体管(HEMT/PHEMT)，在3 V 电压操作下可以有80 %的功率增加效率(PAE: power addedefficiency)，非常的适用于高层(high tier)的无线通讯中长距离、长通信时间的需求。砷化镓元件因电子迁移率比硅高很多，因此采用特殊的工艺，早期为MESFET 金属半导体场效应晶体管，后演变为HEMT ( 高速电子迁移率晶体管)，pHEMT( 介面应变式高电子迁移电晶体)目前则为HBT ( 异质 接面双载子晶体管)。异质双极晶体管(HBT)是无需负电源的砷化镓组件，其功率密度(power density)、电流推动能力(current drive capability)与线性度(linearity)均超过FET，适合设计高功率、高效率、高线性度的微波放大器，HBT 为最佳组件的选择。而HBT 组件在相位噪声，高gm、高功率密度、崩溃电压与线性度上占优势，另外它可以单电源操作，因而简化电路设计及次系统实现的难度，十分适合于射频及中频收发模块的研制，特别是微波信号源与高线性放大器等电路。砷化镓生产方式和传统的硅晶圆生产方式大不相同，砷化镓需要采用磊晶技术制造，这种磊晶圆的直径通常为4-6 英寸，比硅晶圆的12 英寸要小得多。磊晶圆需要特殊的机台，同时砷化镓原材料成本高出硅很多，最终导致砷化镓成品IC 成本比较高。磊晶目前有两种，一种是化学的MOCVD，一种是物理的MBE。SiGe 1980 年代IBM 为改进Si 材料而加入Ge，以便增加电子流的速度，减少耗能及改进功能，却意外成功的结合了Si 与Ge。而自98 年IBM 宣布SiGe 迈入量产化阶段后，近两、三年来，SiGe 已成了最被重视的无线通信IC 制程技术之一。依材料特性来看，SiGe 高频特性良好，材料安全性佳，导热性好，而且制程成熟、整合度高，具成本较低之优势，换言之，SiGe 不但可以直接利用半导体现有200mm 晶圆制程，达到高集成度，据以创造经济规模，还有媲美GaAs 的高速特性。随着近来IDM 大厂的投入，SiGe 技术已逐步在截止频率(fT)与击穿电压(Breakdown voltage)过低等问题获得改善而日趋实用。目前， 这项由IBM 所开发出来的制程技术已整合了高效能的SiGe HBT(Heterojunction Bipolar Transistor)3.3V 及0.5m 的CMOS 技术，可以利用主动或被动组件，从事模拟、RF 及混合信号方面的配置应用。SiGe 既拥有硅工艺的集成度、良率和成本优势，又具备第3 到第5 类半导体(如砷化镓(GaAs)和磷化铟(InP)在速度方面的优点。只要增加金属和介质叠层来降低寄生电容和电感，就可以采用SiGe 半导体技术集成高质量无源部件。此外，通过控制锗掺杂还可设计器件随温度的行为变化。SiGe BiCMOS 工艺技术几乎与硅半导体超大规模集成电路(VLSI)行业中的所有新技术兼容，包括绝缘体硅(SOI)技术和沟道隔离技术。不过硅锗要想取代砷化镓的地位还需要继续在击穿电压、截止频率、功率消耗方面努力。RF CMOSRF CMOS 工艺可分为两大类：体硅工艺和SOI（绝缘体上硅）工艺。由于体硅CMOS 在源和漏至衬底间存在二极管效应，造成种种弊端，多数专家认为采用这种工艺不可能制作高功率高线性度开关。与体硅不同，采用SOI 工艺制作的RF 开关，可将多个FET 串联来对付高电压，就象GAAS 开关一样。尽管纯硅的CMOS 制程被认为仅适用于数字功能需求较多的设计，而不适用于以模拟电路为主的射频IC 设计，不过历经十几年的努力后，随着CMOS 性能的提升、晶圆代工厂在0.25mm 以下制程技术的配合、以及无线通信芯片整合趋势的引领下，RF CMOS 制程不仅是学界研究的热门课题，也引起了业界的关注。采用RF CMOS 制程最大的好处，当然是可以将射频、基频与存储器等组件合而为一的高整合度，并同时降低组件成本。但是症结点仍在于RF CMOS 是否能解决高噪声、低绝缘度与Q 值、与降低改善性能所增加制程成本等问题，才能满足无线通信射频电路严格的要求。目前已采用RF CMOS 制作射频IC 的产品多以对射频规格要求较为宽松的Bluetooth 与WLAN 射频IC，例如CSR、Oki、Broadcom 等Bluetooth 芯片厂商皆已推出使用CMOS 制造的Bluetooth 传送器；英特尔公司宣布已开发出能够支持当前所有Wi-Fi 标准（802.11a、b和g）并符合802.11n 预期要求的全CMOS 工艺直接转换双频无线收发信机原型，包括了5GHz 的PA，并轻松实现了发送器与接收器功能的分离。而Atheros、Envara 等WLAN 芯片厂商也在最近推出全CMOS 制程的多模WLAN(.11b/g/a)射频芯片组。手机用射频IC 规格非常严格，但是坚冰已经被打破。 Silicon Labs 最先以数字技术来强化低中频至基频滤波器及数字频道选择滤波器功能，以降低CMOS 噪声过高的问题所生产的Aero 低中频 GSM/GPRS 芯片组，英飞凌立刻跟进，也大量推出RF CMOS 工艺的产品，而高通在收购Berkana 后，也大力采用RF CMOS 工艺，一批新进射频厂家无一例外都采用RF CMOS 工艺，甚至是最先进的65 纳米RF CMOS 工艺。老牌的飞利浦、FREESCALE、意法半导体和瑞萨仍然坚持用传统工艺，主要是SiGe BiCMOS 工艺，诺基亚仍然大量使用意法半导体的射频收发器。而欧美厂家对新产品一向保守，对RF CMOS 缺乏信任，但是韩国大厂三星和LG 还有中国厂家夏新和联想，在成本压力下，大量采用RF CMOS 工艺的收发器。目前来看，缺点可能是故障率稍高和耗电稍大，并且需要多块芯片，增加设计复杂程度。但仍在可忍受的范围内。其他应用领域还包括汽车的安全雷达系统，包括用于探测盲区的24GHz 雷达以及用于提供碰撞警告或先进巡航控制的77GHz 雷达；IBM 在此领域具备领导地位，2005 年推出的第四代SIGE 线宽有0.13 微米。Ultra CMOSSOI 的一个特殊子集是蓝宝石上硅工艺，在该行业中通常称为Ultra CMOS。蓝宝石本质上是一种理想的绝缘体，衬底下的寄生电容的插入损耗高、隔离度低。Ultra CMOS 能制作很大的RF FET，对厚度为150225m 的正常衬底，几乎不存在寄生电容。晶体管采用介质隔离来提高抗闩锁能力和隔离度。为了达到完全的耗尽工作，硅层极薄至1000A。硅层如此之薄，以致消除了器件的体端，使它成为真正的三端器件。目前，Ultra CMOS 是在标准6 寸工艺设备上生产的，8 寸生产线亦已试制成功。示范成品率可与其它CMOS 工艺相媲美。尽管单个开关器件的BVDSS 相对低些，但将多个FET 串联堆叠仍能承爱高电压。为了确保电压在器件堆上的合理分压，FET 至衬底间的寄生电容与FET 的源与漏间寄生电容相比应忽略不计。当器件外围达到毫米级使总电阻较低时，要保证电压的合理分压，真正的绝缘衬底是必不可少的。Peregrine 公司拥有此领域的主要专利，采用Ultra CMOS 工艺将高Q 值电感和电容器集成在一起也很容易。线卷Q 值在微波频率下能达到50。超快速数字电路也能直接集成到同一个RF 芯片上。该公司推出PE4272 和PE4273 宽带开关例证了UltraCMOS 的用处(见图)。这两个75 器件设计用于数字电视、PC TV、卫星直播电视机顶盒和其它一些精心挑选的基础设施开关。采用单极双掷格式，它们是PIN 二极管开关的很好的替代品，它们可在改善整体性能的同时大大减少了元器件的数量。两个器件1GHz 时的插入耗损仅为0.5dB、P1dB 压缩率为32dBm、绝缘度在1GHz 时高达44dB。两种器件在3V 时静态电流仅为8A、ESD 高达2kV。PE4273 采用6 脚SC-70 封装，绝缘值为35dB。PE4272 采用8 脚MSOP 封装，绝缘值为44dB。10K 订购量时，PE4272 和PE4273 的价格分别为0.45 和0.30 美元。和Peregrine 公司有合作关系的日本冲电气也开发了类似产品，冲电气称之为SOS 技术，SOS技术是以“UTSi”为基础开发的技术。“UTSi”技术是由在2003 年1 月与冲电气建立合作关系的美国派更半导体公司（Peregrine Semiconductor Corp.）开发的。在蓝宝石底板上形成单晶硅薄膜，然后再利用CMOS 工艺形成电路。作为采用具有良好绝缘性的蓝宝石的SOS 底板，与硅底板和SOI（绝缘体上硅）底板相比，能够降低在底板上形成的电路耗电量。冲电气开发的RF 开关的耗电电流仅为15A（电源电压为2.53V），与使用GaAs 材料的现有RF 开关相比，耗电量降到了约1/5。Si BiCMOS以硅为基材的集成电路共有Si BJT(Si-Bipolar Junction Transistor)、Si CMOS、与结合Bipolar与CMOS 特性的Si BiCMOS(Si Bipolar Complementary Metal Oxide Semiconductor)等类。由于硅是当前半导体产业应用最为成熟的材料，因此，不论在产量或价格方面都极具优势。传统上以硅来制作的晶体管多采用BJT 或CMOS，不过，由于硅材料没有半绝缘基板，再加上组件本身的增益较低，若要应用在高频段操作的无线通信IC 制造，则需进一步提升其高频电性，除了要改善材料结构来提高组件的fT，还必须藉助沟槽隔离等制程以提高电路间的隔离度与Q 值，如此一来，其制程将会更为复杂，且不良率与成本也将大幅提高。因此，目前多以具有低噪声、电子移动速度快、且集成度高的Si BiCMOS 制程为主。而主要的应用则以中频模块或低层的射频模块为主，至于对于低噪声放大器、功率放大器与开关器等射频前端组件的制造仍力有未逮。BiCMOS2007-06-02 12:36 BiCMOS技术是将单、双极两种工艺合适地融合在一起的技术，但这绝不是简单、机械地掺和在一起，很多工艺可以一块儿或设法结合在一起做。目前 BiCMOS工艺主要有两种：一是以CMOS为基础的BiCMOS工艺，这种工艺对保证CMOS器件的性能较为有利；二是以双极工艺为基础的BiCMOS 工艺，这种工艺比较张扬BJT器件的性能。图1是以CMOS为基础的0.8m BiCMOS器件的纵向剖面图。 BiCMOSC型是只使用少数双极性晶体管来驱动长线一输出缓存器，而BiCMOSE型则主要是以ECL技术为主，用CMOS晶体管做为大 型存储部件。这两种类型的BiCMOS由于需要将双极性晶体管和MOSFET（金属氧化半导体场效应晶体管）集成于同一芯片，生产工艺复杂，比制造同种复 杂程序的CMOS器件花费要高，它的成功与否将取决于CMOS、GaAs在其各自应用领域取得成功的程度。BiCMOSE性能不及GaAs与纯ECL技 术，因此在高档应用场合性能不能与GaAs与纯ECL相抗衡。另一方面，BiCMOS的价格又不如CMOS便宜，因此，BiCMOSC必须争取在价格上 接近于CMOS，而在性能上又要能赶上GaAs技术。 由图1可见，以外延双阱CMOS工艺为基础，在N阱内增加了N+埋层和集电极接触深N+注入（图中左边BJT），以减少BJT器件的集电极串联电阻阻 值，降低饱和管压降；用P+区（或N+区）注入制作基区；发射区采取多晶硅掺杂形式，与MOS器件的栅区掺杂形式一致，制作多晶硅BJT器件。因此这种高 速BiCMOS制造工艺原则上不需要增加其它的重要工序。 2）以双极工艺为基础的BiCMOS工艺 目前在国外，先进的双极工艺一旦被开发出来，就被用于BiCMOS工艺。以双极工艺为基础的BiCMOS工艺即为一例，这种工艺的BiCMOS既顾全 了CMOS器件，使其与纯CMOS工艺中的器件相比性能毫不逊色；同时又兼顾了BJT器件，使其与新的纯双极工艺中的器件不相上下。 这种工艺是在双阱CMOS工艺中加上精心设计的4张版图来制作BJT器件的。该BiCMOS工艺中BJT器件的外基区和PMOS管的源、漏区同时形成，BJT器件的发射区可与NMOS管的源、漏区同时形成。所制作的BiCMOS器件纵向剖面图如图2所示。 （）高速BiCMOS电路制作工艺和微细加工技术的特殊考虑 1）双阱结构中的阱结构尺寸及其埋层 对BiCMOS电路来说，需要仔细研究CMOS阱和BJT器件的集电极的工艺要求。一个主要的工艺设计折衷方案涉及到外延层和阱的轮廓特性。对于 BJT器件，一方面集电极-发射极之间的反向击穿电压U（BR）CEO、集电极电阻和电容，以及生产工艺的可控制性决定了外延层的最低厚度；另一方面，如 果外延层太厚，特征频率fT就会下降而集电极电阻RC值就会增大。对于MOS器件，在制作PMOS器件时使用N+埋层就要求外延层必须足够厚，以避免过大 的结电容和PMOS器件的背偏置体效应（back-bias body effect）。 双阱结构中的N阱不仅影响PMOS器件，而且也可作为NPN型BJT器件的集电极。因此，除了应充分保证CMOS器件的性能以外，N阱掺杂既要足够重以防止Kirk效应（Kirk effect），同时又应足够轻，以增高BJT器件的U（BR）CEO。 2）外延层与自掺杂 在两种类型的埋层上生成轻掺杂的薄外延层，对外延沉积工艺来说是一种挑战。必须使在垂直和水平方向的两种类型杂质的自掺杂尽量地小，以避免在阱中需要过量的反掺杂。 3）利用杂质离子注入降低MOS器件阈值电压 在PMOS器件的沟道区通过硼离子注入调节，降低其阈值电压；制作NMOS器件沟道区时注入磷离子，不仅可使NMOS器件的阈值电压分散性大为减小， 而且还可减小N阱同P型衬垫的掺杂浓度比值。这一技术意味着N阱区掺杂浓度可以降低，因而NMOS器件的阈值电压大为减小，结果使通信用BiCMOS电路 可在低电源电压（3.3V）下工作。 4）用硅栅自对准工艺减小交叠电容 制作MOS器件时采用硅栅自对准（在栅下源、漏区极少扩展）工艺，使栅-源和栅-漏扩散区的重叠大大减小，栅-源及栅-漏交叠电容相应地大为减小。这 样做有利于硅栅双阱BiCMOS电路的工作速度得以提高。此外，硅栅自对准工艺也可明显减小设计同样沟长的MOS器件所需要的版图尺寸，因而芯片的集成度 得到了提高（大约提高30%）。 5）用高电阻率P型硅衬垫来提高工作速度 BiCMOS器件应采用高电阻率P型硅衬垫，这样既与CMOS、射极耦合逻辑电路（ECL）和砷化硅（GaAs）工艺有良好的兼容性，又降低了NMOS器件的结电容，有利于提高通信和信息处理用BiCMOS电路的速度。在总结的RFCMOS有让人心动的性能缩放，而且与一些关注的变化（选配），如果噪音，自我增益，阻抗匹配，和布局的敏感性，还可以在能力范围同时优化等特点最小频率，增益和力量。为了克服这些挑战，有一些数字CMOS改进是必要的。首先是一组模块化高性能的设备，可以添加，如果一特定的应用程序需要它。为方便costperformance权衡和一体化，典型CMOS工艺提供了一种与多种模块化FET的套房氧化物和阈值电压。过程改进的射频/模拟应用倾向的关键无源器件组成像电感器件（布局和厚电介质/金属加在模块），线性变容二极管，金属绝缘层金属（MIM）或边缘电容，低电阻公差25。二是一种先进的设备模型套件，捕获高频行为，几何缩放，工艺偏差，和二阶效应。最后是这些模型的集成商业设计工具，包括方案设计，参数化单元布局，时域仿真，频域模拟，混合信号模拟和寄生参数提取。In summary RFCMOS has impressive performance gainswith scaling, but also some concerns with variation(matching), If noise, self-gain, impedance matching, andlayout sensitivity and also in terms of the ability tosimultaneously optimize characteristics such Fmin, gain andpower. In order to overcome these challenges, a number ofenhancements to digital CMOS are needed. First is a set ofmodular high-performance devices that can be added if aparticular application requires it. To facilitate costperformancetrade-off and integration, typical CMOSprocesses provide a suite of modular FETs with multipleoxides and threshold voltages. Process improvements forRF/Analog applications tend to consist of passives for criticaldevices like inductors (layouts and thick dielectric/metal addon module), and linear varactors, metal-insulator-metal (MIM)or fringe capacitors, and low-tolerance resistors 25. Secondis a suite of sophisticated device models that capture highfrequencybehavior, geometry scaling, process variation, andsecond-order effects. Last is the integration of these modelswith commercial design tools, including schematic design,parameterized cell layouts, time-domain simulation,frequency-domain simulation, mixed signal simulation, andparasitic extraction.CMOS since exploring the design spacewill take more time.CMOS的承诺是为大批量生产降低成本。增加的RFCMOS技术将数字技术提供了一个场效应管和先进的可扩展的RF模型及设计的基础设施无源器件大菜单。超宽带技术的选择将由重大影响的标准，系统架构，频率规划，以及电路除了设备级的性能拓扑。这两个新兴的标准是MB的宽带OFDM技术和DS。的MB - OFDM系统的规格会相似，它们是低成本CMOS，包括放宽的噪声系数和相位噪声的要求量身定做的蓝牙。该模式- 1超宽带的三月一日至四月8日GHz的频率范围内可降低复杂性的模拟/射频前端，实现决策的RFCMOS可能。但是，UWB产品覆盖模式2千兆赫频率范围内的5月2号至十月六日，可能需要硅锗HBT技术。不过，SiGe双极将直接合成的方法和多音生成方法的设备更好的选择，因为更好的设备匹配来自两极的CMOS低的特点，在国家统计局虚假边将成果。在10方法，SiGe BiCMOS工艺是一个更好的选择，因为VCO是16 GHz和SiGe双极设计将是一个低的正交VCO和高频分配器和国家统计局的电源解决方案。快速切换时间频率合成器将在RFCMOS制难以执行。 SiGe BiCMOS和最初的RFCMOS并存，但在对低成本单个SOC的长期是可取的。数据处理以MB许多类似OFDM技术在移动电话，以及无线局域网，因此设计和方法的RFCMOS可以修改和重用。一个市场的快速增长，主张在一个多芯片解决方案使用一个不太先进的节点来降低成本，SiGe BiCMOS工艺。较长的开发周期会更喜欢，因为设计空间探索将需要更多的时间的CMOS。The promise of CMOS is for reduced costs with large volume manufacturing. RFCMOS technology will augment the digital technology providing a large menu of FETs and passive devices supported by sophisticated scalable RF models and design infrastructure. The technology choice for UWB will be heavily influenced by the standard, system architecture, frequency planning, and circuit topology in addition to device-level performance. The two emerging standards are MB OFDM and DS UWB. MB-OFDM system specifications will be similar to Bluetooth in that they are tailored for low-cost CMOS, including relaxed noise figure and phase noise requirements. The mode-1 UWB frequency range of 3.1-4.8 GHz allows less complexity for the analog/RF frontend, making RFCMOS implementations possible. However, UWB products covering the mode-2 frequency range of 5.2-10.6 GHz may require a SiGe HBT technology. However, SiGe bipolar will be a better choice of device for the approaches of direct synthesis and multi-tone generation method because better device-matching characteristic from bipolar over CMOS will results in lower spurious sideband for SSB. In the approach of 10, SiGe BiCMOS is a better choice since the VCO is designed at 16 GHz and SiGe bipolar will be a low-power solution for the quadrature VCO and high frequency divider and SSB. Frequency synthesizers with fast switching times will make implementation in RFCMOS difficult. SiGe BiCMOS and RFCMOS will coexist initially, but in the long term for low cost a single SOC is desirable. Much of the data processing in MB OFDM is similar to that in cellular telephones, and WLANs and therefore RFCMOS designs and methodology can be modified and reused. A rapid growth of the marketplace favors SiGe BiCMOS in a multi-chip solution using a less advanced node to keep costs down. A longer development cycle will favor CMOS since exploring the design space will take more time.如果一个硅锗（SiGe） BICMOS PROCESS OR A RADIO FREQUEN- BiCMOS工艺 ， 或一家电台FREQUEN - CY (RF) CMOS PROCESS BE IMPLEMENTED 赛扬（射频）CMOS工艺应落实 FOR THE DEVELOPMENT OF YOUR NEXT 为加强对你下一步的发展 WIRELESS APPLICATION, AND HOW IS THIS 无线应用程序，这是怎么 DETERMINED? 确定？ MANAGERS, DESIGNERS 经理，设计师 AND EVEN ENTIRE BUSINESS UNITS OFTEN 甚至整个业务部门通常 START DESIGNING IN A PARTICULAR 开始设计在特定 PROCESS AND DO NOT STOP TO EVALUATE 进程中 ， 也不能停下来评估 DIFFERENT PROCESSES FOR EACH NEW 不同的进程每次新 PRODUCT. 产品。 HOWEVER, IF YOU LOOK AT 然而 ， 如果你看一看， DIFFERENT PROCESSES AND HOW EACH 不同的过程以及他们如何 CAN BENEFIT YOUR DESIGN, YOU MIGHT 可以受益您的设计，你可能 BE ABLE TO SAVE TIME AND MONEY, 可以节省时间和金钱， REDUCE RISKS AND IMPROVE THE 降低风险和改善 QUALITY OF YOUR DESIGN. 质量你的设计。 RIGHT NOW 现在 MIGHT BE A GOOD TIME TO TRY SOME- 可能是一个好时机 ， 尝试一些， THING NEW. 新的物品。 TAKE A HARD LOOK AT THE 采取强硬看看 TWO PRIMARY PROCESSES USED IN RF 两个主要的过程中使用的RF DESIGN AND WHAT FACTORS SHOULD BE 设计 ， 用什么因素应 CONSIDERED WHEN TRYING TO CHOOSE 时考虑试图选择 A PROCESS FOR YOUR NEXT PROJECT. 为您的下一个项目的进程。 IMPLEMENTING A WELL-SUITED PROCESS 实施适合工艺 FOR YOUR RF DESIGN WILL RESULT IN 您的RF设计的会导致 GOOD RF PERFORMANCE AND LOW-NOISE 良好的射频性能和低噪音 FIGURES. 数字。 MOST FOUNDRIES OFFER BOTH 同时提供科技部铸造厂 SIGE BICMOS AND RF CMOS PROCESSES. SiGe BiCMOS和射频CMOS工艺。 SIGE BICMOS AND RF CMOS PROCESSES SiGe BiCMOS和射频CMOS工艺 EACH HAVE INDIVIDUAL STRENGTHS AND 各有长处和 OFFER SOLUTIONS TO DESIGN NEEDS IN 在提供解决方案的设计需求 THE RF IC MARKET. 射频IC市场。 AS ALL SYSTEM 由于所有系统 ENGINEERS KNOW, THE LOWEST COST 工程师知道，最低的成本 PER SQUARE MILLIMETER THAT ACCOM- 每平方毫米动议办公室策划， MODATES ALL OF THE PERFORMANCE MODATES所有的性能 REQUIREMENTS IS THE MAIN DRIVING 需求才是主要的 FORCE BEHIND ALL TECHNOLOGY 推手 ， 所有技术 SELECTION DECISIONS. 选择决策简介过程 SiGe BiCMOS processes utilize advanced 硅锗BiCMOS工艺采用了先进的 CMOS technology, integrated with NPN CMOS技术，集成与npn型 bipolar transistors and multiple RF passives 双极晶体管和多个射频无源器件 for analog functionality. 用于模拟功能。 The direct result of 直接结果 removing the NPN bipolar transistor from the SiGe 清除的硅锗双极晶体管 BiCMOS process is the RF CMOS process, which is BiCMOS工艺是射频CMOS工艺，它是 composed of the remaining CMOS and RF passives. 其余的组成CMOS和射频无源器件。 This results in a lower cost RF solution that is capable 射频解决方案 ， 在降低成本的能力 ， 这是结果 of meeting the requirements for a large percentage of 会议占有较大的比例的要求 RF design needs. RF设计的需要。 There are many important factors in 有许多的重要因素 determining which process will best suit your individual 确定哪个进程最适合你的个人 application. 应用程序。 Evaluation of your devices specification to 评价您的设备的规范 determine AC characteristics, DC characteristics, lin- 确定AC特性，直流特性，林， earity, matching, temperature dependence, memory earity，匹配，温度依赖性，内存 requirements and noise requirements should be made 要求和噪声要求应 and documented prior to evaluating different process- 并记录之前 ， 评估不同的过程 es. 上课。 Ft and Fmax are measures of a transistors per- 英尺和措施的Fmax是晶体管的每 formance that indicate how high of an operating fre- formance，指示如何的工作频率高 quency you will be able to implement into your design. quency您将能够实现您的设计。 A standard rule of thumb is that the Ft value of the 一个经验标准规则是价值的FT process should be 10 times the operating frequency of 过程应该是10倍 ， 工作频率为 your device. 您的设备。 Fmax is the frequency at which the tran- 的Fmax是频率是转录 sistor will still demonstrate a unity power gain. 三极管仍然显示出团结的功率增益。 The 那个 related Ft value is the frequency at which the part will 相关堡值的频率的部分将 demonstrate a unity current gain. 表现出团结的电流增益。 Both variables are 这两个变量 important in evaluating potential RF performance. 在评估潜在的重要的RF性能。 SiGe 硅锗 BiCMOS and RF CMOS processes offer many distinct BiCMOS和射频CMOS工艺提供了许多不同 advantages, but your design must be evaluated in 优势，但您的设计必须评估 whole to determine the process that will offer the best 整个过程中确定 ， 将提供最好的 fit and lowest cost. 适应和最低的成本。 SiGe BiCMOS SiGe BiCMOS工艺 High-power, low-current RF applications that have 高功率，低电流RF应用已 large analog and small digital areas (70% analog and 大型模拟和数字区小（70模拟和 30% digital) are usually best suited for a SiGe BiCMOS 30的数字），通常是最适合的SiGe BiCMOS工艺 process. 的过程。 The high power allows for good transmission 高功率允许良好的传输 power, and the low current enables the part to have a 功率和低电流使部分有 long battery life. 长的电池寿命。 SiGe BiCMOS processes have high SiGe BiCMOS工艺过程具有很高的 cut-off frequencies and good noise performance, 截止频率和良好的噪声性能， enabling them to meet the stringent demands of 使他们能够满足严格的要求 todays standards set by organizations, such as IEEE. 由如IEEE组织，成立今天的标准。 SiGe BiCMOS processes are capable of higher gain SiGe BiCMOS工艺过程是能够实现更高的增益 values than RF CMOS and historically, have had better 比RF CMOS和历史价值，有较好 models than RF CMOS processes. 射频CMOS多过程模型。 SiGe BiCMOS usu- SiGe BiCMOS工艺珠， ally demonstrates better performance, although RF 盟友显示更好的性能，虽然射频 CMOS may be a more viable solution if your limitations CMOS可能是一个更可行的解决办法 ， 如果您的局限性 are space and cost. 是空间和成本射频CMOS Despite the fact that SiGe BiCMOS technologies offer 尽管SiGe BiCMOS工艺技术提供 improved RF performance by virtue of the inherent 由固有的美德改善RF性能 capabilities, which the bipolar technology provides, this 能力，这两极技术提供，这台湾研华， tage must 4-14天必须 be judged against 对判断 the lower cost advantage 较低的成本优势 provided by RF CMOS. 所提供的射频CMOS。 RF CMOS is capable of pro- 射频CMOS能够亲 ducing a smaller die size because of the smaller ducing因为较小的小尺寸 geometries used in advanced CMOS processing. 在先进的CMOS加工用几何。 When compared, bipolar technologies are typically one 相比，双极技术通常是一 or two generations behind CMOS line widths. 或两个在后面的CMOS线宽后代。 The 那个 advantage in total die size offered by RF CMOS is a 共死于提供的射频CMOS规模优势是 function of the ratio of the digital-to-analog areas of the 功能的比例数字到的模拟区 design. 设计。 Designs with a large digital-to-analog ratio 设计一个大型数字至模拟比 typically benefit most from the lower geometries of RF 典型的受益于较低的几何射频最 CMOS. CMOS输出。 RF CMOS is offered by more fabs and there- RF CMOS是通过提供更多的晶圆厂 ， 而且， fore more readily available to fabless semiconductor 突出更容易获得晶圆厂半导体 companies. 公司。 If the design calls for an integrated micro 如果设计要求采取综合微 controller, and stacking a die or placing multiple chips 控制器和堆垛一死 ， 或将多个芯片 into a single-chip module is not an option for your 到一个单芯片模块 ， 是不是你的选择 design, RF CMOS will usually accommodate the micro 设计，射频CMOS通常会配合微 controller in a smaller area. 控制在较小的地区。 Without the NPN modules, 没有NPN管模块， RF CMOS processes have fewer masks and signifi- 射频CMOS工艺较少 ， 面具和signifi - cantly shorter cycle times. cantly缩短周期。 However, as smaller geom- 然而，由于较小的几何， etry processes emerge, the number of mask layers 埃特里过程出现，在面具层数 used in SiGe BiCMOS and RF CMOS become more 在SiGe BiCMOS和CMOS射频使用变得更加 equal, as shown in Figure 1. 相等，如图1所示。 Having an equal number 拥有数目相等 of mask levels in the smaller geometry processes helps 有助于各级的面具在较小的几何过程 to level out process costs. 的水平 ， 而处理成本。 RF CMOS processes have better linearity across volt- 射频CMOS工艺上有更好的电压线性度 age than SiGe BiCMOS processes. 年龄比SiGe BiCMOS工艺过程。 However, RF CMOS 然而，射频CMOS processes usually do not have the same quality of 过程通常不具有相同的质量 noise performance as the same sized geometry SiGe 噪声性能相同的几何尺寸锗 BiCMOS pro