51单片机外部存储器的系统扩展 正文.docx

51单片机外部存储器的系统扩展 正文（四） 【人人分享-人人网】/share/380058907/8598052687源地址打不开：/GetEntry.do?id=758961071&owner=3797881194.2单片机系统程序存储器(EPROM/E2PROM/Flash)扩展 AT89S51单片机内部有4KB Flash，当程序大于4KB时，就需要扩展程序存储器。由于AT89S51是基于总线的单片机，因此，作为程序存储器的芯片首先必须是并行接口的芯片，其次，程序存储器还须具有系统掉电后信息不会丢失的特性，所以，前面讨论的并行接口EPROM、EEPROM、Flash芯片都可以作为程序存储器。单片机系统中最常见的程序存储器是用紫外线擦除的27系列EPROM芯片，如27C64（8KB）、27C128（16KB）、27C256（32KB）以及27C512（64KB）等。27系列芯片上一般都有一个小窗口，用于擦除其中的信息，当写入调试好的程序后，一定要将小窗口用不透明的胶纸帖上，否则，阳光中的紫外线可能会破坏其中的信息；在一些特殊的场合，可能需要系统有在线编程功能，这时就只能用EEPROM和Flash作为程序存储器。很多厂商都生产E2PROM和Flash芯片，如ATMEL 公司的AT28C64（8KB E2PROM）、AT28C256（32KB E2PROM）以及AT29C256（32KB Flash）、AT29C512（64KB Flash）等。程序存储器的“片选（/CE）”信号一般都是直接接地，不存在译码的问题。单片机系统最多可扩展64KB的外部程序存储器。扩展32K程序存储器的电路如图5.8（a）所示： 单片机扩展程序存储器，/EA引脚必须接地；由P2口和锁存器共同组成16位的地址总线；P0为数据总线；/PSEN为控制总线。27C256是一个容量为32KB EPROM芯片，引脚定义如图5.8（b）所示，它共有28个引脚，分别是：电源（VCC）、数字地（GND）、地址引脚（A14A0）、数据引脚（O7O0）、/片选信号（/CE）、输出允许（/OE）和编程电源Vpp。27C256作为程序存储器时，其地址引脚A14A0分别接地址总线的A14A0；数据引脚D7D0分别接数据总线的D7D0；片选信号/CE接地；输出允许（/OE）接程序选通允许/PSEN。VCC接+5V电源；GND接数字地；Vpp接+5V电源。8086存储系统扩展设计_百度文库/link?url=ss6muHbZVQAnFKI6tyvOS1XBT_Dd7fn3u6pWeC1L6_6soBzh5UD9Y03GFNDvCtUtMf8HqGuyEDEJ8aCk9FfDw-j5Ub_ORMZ1Z8_LicJbtf3武汉理工大学微机原理课程设计说明书 1 绪论 进入21世纪，信息社会发展的脚步越来也快，对人才的需求也呈现出新的变化趋势。计算机也得到了迅猛的发展，科学家实现了计算机一代接一代的跨越性发展。作为自动化专业本科生，微机原理与接口技术是十分重要的课程。它是我们学习生活中不可或缺的一部分，计算机更是我们需要掌握的“第二语言”。所以对微机原理与接口技术的学习也显得十分重要。 本设计是基于8086CPU上的内存扩充。8086项目起始于1976年5月，是英特尔公司当时更为看重的16位的iAPX 432微处理器的备份项目。8086一方面要与Motorola, Zilog, National Semiconductor等公司的16位、32位微处理器竞争市场份额，另一方面也是对Zilog Z80在8位微处理器市场上的成功的回击。由于采用了与8085微处理器近似的微体系结构与物理实现工艺，8086项目进展相当快。 8086微处理器被设计为在汇编源程序上向前兼容8008, 8080, 8085等微处理器。指令集与编程模式是基于8080微处理器，但指令集做了扩展以完全支持16位计算。 1 存储器扩展设计原理及方案选择 1.1 原理介绍 设计要求将8086的存储系统扩展到最大，在8086最小系统和最大系统中，8086 CPU可寻址的最大存储空间为1MB，随机读写存储器在计算机系统中的功能主要是存储程序、变量等，在计算机运行过程中程序锁处理的变量可能要随时更新，甚至运行的程序都可能被系统动态删除以腾出空间给其他进程这类信息用ROM来存储是不行的。通过RAM的扩展电路将8086的存储系统内存扩展到1MB，在CPU中设置两个寄存器来实现存储器和CPU之间的数据传输：存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）。最后，编写测试程序，向扩展的存储单元写入数据并读出进行比较。武汉理工大学微机原理课程设计说明书 2 1.2 方案选择 RAM的扩展分为位扩展和字扩展。位扩展是指存储芯片的字数满足要求而位数不够需要对每个存储单元的位数进行扩展，将地址线、控制线并联，数据线对应接到8086的数据线上。字扩展即地址扩展，用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。根据片选信号产生的方法不同，字扩展分为线选法、局部译码法和全译码法。线选法是地址线与存储器的地址线连接，余下的高地址分别作为各个存储器的片选。局部译码法是将高地址的一部分进行译码，产生哥哥存储器的片选。全译码法是高地址全部进行译码产生各个存储器的片选。 本次设计要求将存储器扩展到1MB，选择芯片为621024（128K*8位），它的位数为8位，需要地址线17根，所以选择方案为字扩展全译码法进行实验设计。32存储系统扩展设计2.1CPU系统设计2.1.1CPU系统原理框图以8086 CPU 构成的微型计算机系统，有最小模式和最大模式两种配置。最小模式是单机系统，系统中所需要的控制信号全部由8086 CPU本身直接提供；最大系统可以构成多处理系统，系统中所需要的控制信号由总线控制器8288提供，本次设计CPU工作在最小模式下。图1为8086 CPU构成的最小模式系统配置图，整个CPU系统以8086微处理器为核心，经过地址锁存器74LS373后形成三种线（地址总线，数据总线，控制总线）结构。通过在总线上挂接上ROM，PAM和I/O接口，就构成微机了。 该系统中，74LS373为地址锁存器。在8086系统中，地址线和数据线是复用的，这些复用的管脚在某时刻只能体现地址线或者数据线之一，所以在对存储器访问时，首先要将地址输出。此时，复用的管脚是地址线，然后利用地址锁存器保存这些地址。之后，这些管脚才是数据线，将数据读出或者写入到存储器。在某一时刻，处理器把某个存储单元的地址发送到地址总线上，经锁存器将这些地址保存起来，只有这样，处理器才能把数据通过某些共享的管脚送到数据总线上，完成对存储器的读/写操作。所以，在8086最小模式系统中，数据缓冲器是不必要的。 2.1.2 芯片74LS373介绍 74LS373为三态输出的八D透明锁存器， 373 的输出端 Q0Q7 可直接与总线相连，管脚图如图2所示。当三态允许控制端 OE 为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。它的真值表见表1。 引出端符号： D0D7 数据输入端 OE 三态允许控制端（低电平有效） LE 锁存允许端 Q0Q7 输出端62.2存储器扩展电路2.2.1存储扩展电路原理图 6 2.2 存储器扩展电路 2.2.1 存储扩展电路原理图 图4 存储电路电路图 试验中共用了8个621024（128K*8位）芯片，每行两个为一组，其中一片存储第八位 信息，接CPU数据线的D0D7；另一片存储高八位信息，接CPU数据线的D8D15，如图连接，十七根地址线（A1A17）分别与八个SRAM连接，片选信号由A18，A19产生，由A0和BHE选择偶片或者奇片RAM工作，表2给出了A0和BHE逻辑组合所对应的8086CPU不同类型的数据操作.2.2 芯片621024介绍 静态RAM是由MOS管组成的触发电路，每个触发器可以存放一位信息只要不掉电所储存的信息就不会丢失。因此，SRAM工作稳定，不必外加刷新电路，使用方便。621024RAM有131072个存储单元，每个单元为8位字长。621024的引脚图如图1所示。2.2.4 74LS139译码电路 译码电路作用是将输入的一组二进制编码转换成为一个特定的输出信号，即：输入的一组高位地址信号通过转换，产生一个有效的输出信号，用于选中某一个存储芯片，聪而确定了该存储芯片在内存中的地址范围，设计中我们选择74LS139构成译码电路 74LS139 为两个2线4 线译码器，共有 54/74S139和 54/74LS139 两种线路结构型式，它的引脚图如图5所示。当选通端（G1）为低电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。 若将选通端（G1）作为数据输入端时，139 还可作数据分配器。真值表如表 4所示。2.2.5 存储器地址分配 用八片SRAM621024（128K*8）组成1MB的存储器，各存储器地址的分配情况如表5所示：存储器读写程序 2.3.1 存储器读写分析 存储器“读”操作工作过程： （1）送地址CPU通过地址总线将地址送入地址总线寄存器，并进行译码; （2）发出“读”命令CPU通过控制总线将“存储器读”信号送入读/写控制电路; （3）从存储器读出数据读/写控制电流根据“读”信号和片选信号选中存储体中的某一个存储单元，从该单元读出数据，送到数据缓存器，再经过数据总线送到CPU。 存储器“写”操作工作过程： （1）送地址 CPU通过地址总线将地址送入地址总线寄存器，并进行译码; （2）发出“写”命令CPU通过控制总线将“写”信号送入读/写控制电路; （3）写入数据到存储器读/写控制电流根据“写”信号和片选信号选中存储体中的某一个存储单元，将数据总线上的数据送到数据缓存器，在写入到选中的存储单元。武汉理工大学微机原理课程设计说明书 2.3.3 存储扩展电路电路读写程序 DATA SEGMENT MESSAGE DB ENTER A KEY TO SHOW THE CONTENS,ODH,OAH,$ DATA ENDS STACK SEGMENT STA DW 50 DUP(?) TOP EQU LENGTH STA STACK ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA,ES:DATA START: MOV AX, DATA MOV DS, AX MOV AX, STACK ;段寄存器及指针初始化 MOV SS, AX MOV SP, TOP MOV AX, 0000H ;附加段寄存器指向扩充内存区域 MOV ES, AX MOV BX, 0000H ;偏移地址 MOV CX, 100H ;显示的字符数 MOV DL, 40H ;以A字符开始显示 REP1： INC DL MOV ES:BX, DL ;字符存入扩充内存区域 INC BX CMP DL, 5AH ;是否超过Z字符 JNZ SS1 ;超过则重置DL的值 MOV DL, 40H SS1： LOOP REP1 ;循环256次 MOV DX, OFFSET MESSAGE MOV AH, 09 ;显示提示信息 INT 21H MOV AH, 01H ; 等待按键 INT 21H MOV AX, 00000H MOV ES, AX MOV BX, 0000H MOV CX, 0100H REP2： MOV DL, ES:BX ;取出扩充内存的内容并显示 MOV AX, 02H INT 21H INC BX LOOP REP2 MOV 4COOH ;返回DOSINT 21H CODE ENDS END START 执行程序后屏幕上依次显示存入扩充内存的内容AZ 小结 通过这次将8086存储系统扩展到最大课程设计，对于8086CPU的内部结构、8086系统的结构配置、存储器结构、8086CPU最小和最大模式下的读写总线周期以及汇编语言程序设计、存储器原理都有了更加深刻的认识，尤其通过对