第五章习题答案版-w 2.doc

-第五章习题1（10分）分析如图所示逻辑电路，写出驱动方程、状态方程和输出方程，列出状态转换真值表，画出状态转换图，说明电路的功能。J0=1，K0=1 J1=Q0 Q2，K1=Q0 J2=Q0Q1 K2=Q0 F=Q0Q2 将驱动方程代入JK触发器的特性方程中状态方程5分状态转换表计算错一个状态减1分。Q2 Q1 Q0Q*2Q*1 Q*00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11100 0 12分1112分0 1 00 1 11 0 00000010100111001011 0 10 0 01 1 10 0 01分该电路实现的是同步6进制加法计数器。2、(12分) 一个同步计数器的时序波形图如图所示。（1）画出此计数器的状态转换图；（2）选用JK触发器设计此计数器，写出主要设计过程，画出逻辑电路图。四进制计数器画出状态图4分 总次态卡诺图(Q1Q0)和分解次态卡诺图2分Q1*卡诺图 Q0*卡诺图3分即 所以，逻辑图如下：3分3（10分）用JK触发器和逻辑门设计时序电路，状态转换图如图所示。要求（1）简述设计步骤；（2）画出逻辑电路图。解：（1）次态卡诺图3分 3分状态方程：Q2*=Q1Q0 Q1*=Q0 Q0*=Q2 输出方程：F=Q2Q1Q0ABCDY0000100010001000011010000101101100011110000100101010110111100110111101111驱动方程：J2=Q1Q0 K2=（Q1Q0） ， J1=Q0 K1=Q0 ， J0=Q2 K0=Q2（2）逻辑电路：2分4、分析如图所示时序电路，要求写出触发器构成的时序逻辑电路的驱动方程、状态方程，给出状态转换真值表和状态转换图，分别说明触发器构成的时序电路的功能和组合电路的功能；说明该电路的总体功能。 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 000 001 010 011 100 101 110 111触发器构成3位2进制计数器总体构成节拍脉冲发生器(顺序脉冲发生器)。5、11、（5分）D触发器组成的可控分频电路如图所示。回答下列问题：（1）当X=1时，画出Q1，Q2，Q3的波形图。设触发器的初始状态均为0，触发器及门的传输延迟时间忽略不计。（2）当控制信号X为0或1时，输出端Q3可分别获得对CLK的多少分频信号。答案：(1) 当X=1时，D触发器输出波形为： （3分）(2) 当X=1时，Q3可获得CLK的7分频信号； （1分）当X=0时，Q3可获得CLK的8分频信号。 （1分）备注：如果按周期回答，正确的同样给分。6、（共10分）试用边沿JK触发器和与非门电路实现产生1011010的序列脉冲发生器。解： 要产生1011010序列，需要7个脉冲序列，所以需要设计7进制计数器，设7进制计数器状态转化图为4分则Q的次态卡诺图为：6分 由JK触发器特性方程：2分得： 7（6分）分析如图所示由4位双向移位寄存器74LS194构成的电路功能，列出状态转换图，写出电路完成的功能。解：0000 0001 0011 0111 1111 1110 1100 1000电路完成1110001序列发生。7.已知74HC194的部分功能表见表1，分析图7所示电路的功能。图7表1 74HC194部分功能表输 入输 出Q0 Q1 Q2 Q30 00001 0 保 持1 0 1 1 1 Q0 Q1 Q21 0 1 0 0 Q0 Q1 Q23分解：清零后，Q7Q0的状态转换表如下表所示，由表可知，该电路为序列脉冲发生器，输出序列为0000001111111Q0Q1Q2Q3Q4Q5Q6Q7F000000000100000000110000000111000000111100000111110000111111000111111100011111111001111111000111111000011115分10000011110000001111000000111100000008、 (7分) 已知电路如图所示，74HC161为4位二进制加法计数器，CD4512为8选1数据选择器。试回答下列各问：(1) 画出74HC161构成电路的状态转换图，说明是几进制计数器；(2) 设74HC161的初态为0，在时钟脉冲作用下，画出电路输出Y与74HC161构成计数器的有效状态对应的波形图。3分解（1）2分十进制计数器（2）9.一个同步计数器的时序波形如图8所示。（1）画出此计数器的状态转换图(Q2Q1Q0)；（2）用四位二进制加法计数器74161及必要的逻辑门实现该计数器。（3）选用D触发器设计此计数器，写出主要设计过程，画出逻辑电路图。Q1Q0CPQ210、用四位二进制加法计数器74HC161及必要的逻辑门实现一个可控计数器，当M=1时实现5进制计数；当M=0时实现13进制计数器，要求画出状态转换图和逻辑电路图。答案: M=1时为5进制计数器，状态转换图如下：（2分）10111100110111101111M=0时为13进制计数器，状态转换图如下：（2分）PTQ0 Q1 Q2 Q3D0 D1 D2 D3COLDCR 1 1 0 M1 0011010001010110110010111010100111101101100011110111（4分）12.（7分）利用置数端（LD）将两片集成计数器74HC160构成33进制计数器。说明设计思想，画出接线图。74HC160同步置数，当1号芯片完成十进制时，进位标志端CO=1，此时2号芯片的计数控制端P=T=1，2号芯片开始工作，当1号、2号芯片达到S32=00110010时，同时送零，回到00000000状态，故此完成33进制计数器。2分13.利用清零端（CR）和与非门将两片集成计数器74HC160构成83进制计数器，说明设计