基本RS触发器原理.doc_第1页
基本RS触发器原理.doc_第2页
基本RS触发器原理.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

基本RS触发器原理图4-1(a)是由两个“与非”门构成的基本R-S触发器,(b)是其逻辑符号。RD、SD是两个输入端，Q及y是两个输出端。正常工作时，触发器的Q和y应保持相反，因而触发器具有两个稳定状态：1）Q=1，y=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态；2）Q=0，y=1。Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，y端称为触发器的非端或0端。由图4-1可看出，如果Q端的初始状态设为1，RD、SD端都作用于高电平（逻辑1），则y一定为0。如果RD、SD状态不变，则Q及y的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q为0而y为1，在RD、SD为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。RDSDQYRDSDQY（a）(b)图4（一）真值表R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。1、当RD =0，SD=1时，不论触发器的初始状态如何，y一定为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为0状态，RD为置0端。 2、当RD =1，SD=0时，不论触发器的初始状态如何，Q一定为1,从而使y为0。称触发器为1状态，SD置1端。3、当RD =1，SD =1时，如前所述，Q及y状态保持原状态不变。4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD、SD同时由0变成1，在两个门的性能完全一致的情况下, Q及y哪一个为1，哪一个为0是不定的，在应用时不允许RD和SD同时为0。综合以上四种情况，可建立R-S触发器的真值表于表1。应注意的是表中RD = SD =0的一行中Q及y状态是指RD、SD同时变为1后所处的状态是不定的，用表示。由于RD =0，SD =1时Q为0，RD端称为置0端或复位端。相仿的原因，SD称置1端或置位端。RDSDQy0101101000不定（）11不变表1真值表时钟控制电平触发R-S触发器原理输入信号只在某一特定的时刻起作用，即按一定的节拍将输入信号反映在触发器的输出端，这就需要增加一个控制端，只有在控制端作用脉冲时触发器才能动作，至于触发器输出变为什么状态，仍由输入端R及S的信号决定，这种触发器叫做时钟控制电平触发R-S触发器，简称为时钟R-S触发器或钟控R-S触发器。需要指出的是由这种R-S触发器构成移位寄存器，必须严格地控制时钟脉冲的宽度（应大于三个“与非”门的平均时延时间，而小于四个平均时延时间），太窄各触发器不能稳定地翻转，太宽会在一个时钟脉冲作用时间内
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论