数字电子钟设计课程设计报告.doc

电子钟设计18扬州大学能源与动力工程学院本科生课程设计题 目: _数字电子钟设计 课 程：_数字电子技术基础 专 业：_测控 班 级： _0802班 学 号：_081302231 姓 名： _徐志涛 _指导教师：_束长宝 完成日期：_2010/06/28 总 目 录第一部分：任务书 第二部分：课程设计报告第 一 部 分任务书数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的 制作进一步了解中小规模集成电路。技术指标要求：1、 具有正常的时、分、秒显示功能；2、 能手动 校时，校分；3、 能进行整点报时；4、 设计所需的脉冲电路；5、 具有开机清零功能。目 录1重要器件概述.（6-10）2电路方框图.（10） 3电路各部分设计计数部分.（10）秒脉冲发生器.(14)开机清零电路.(14)整点报时电路.(15)校时电路.(15)4系统整体电路设计.（16）5收获体会.（.18）6器件明细清单.（18）7参考资料.(18) 一、重要器件概述各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下： 1.74LS04仔细观察一下三极管组成的开关电路即可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如下图所示：图一、芯片74LS04管脚图 2.74LS0074系列与非门的电线电缆与三极管组成的TTL反相器的典型电路的区别在于输入端改成了夺发射极三极管。所用芯片74LS00，其逻辑框图如下图所示： 图二、芯片74LS00逻辑框图逻辑符号图： 图三、芯片74LS00逻辑符号逻辑功能表如下图： 表一 74LS00 逻辑功能表3.555图四、555芯片内部结构图六为国产双极型定时器CB555内部电路结构原理图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。 其中VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO. RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。图中的数码18为器件引脚的编号。其逻辑框图如下： 图五、逻辑框图逻辑符号如下： 图六、555逻辑符号 4.74LS16074LS160为十进制同步加法计数器逻辑框图如图： 逻辑符号如图： 图七、74LS160逻辑框图 图八、74LS160逻辑符号逻辑功能描述如下：74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。5LED LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。管脚分别接输出段的、图形显示如下图所示：图九、LED显示屏二、电路方框图数字钟组成电路的总体框图的原理图如下图所示：时显示器分显示器秒显示器12进制计数器60进制计数器60进制计数器整点报时校时电路振 荡 器图十、总体框图三电路各部分设计1计数部分秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。要实现这一要求，可选用的中规模集成计数器较多，这次我用的是74160。A：“秒”，“分”60进制 原理图如下十位个位 Q3Q2Q1Q0Cr QCC CPQ3Q2Q1Q0Cr QCC CP1HZ74160显示器图十一“秒”，“分”电路原理图通过两片74160能实现六十进制计数器。一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，通过串行的方式能实现上述功能，在串行方式里面以低位的输出信号作为高位的时钟输入信号。六十进制计数器。如图十二图十二，两块74LS160构成的六十进制计数器在Multisim上的实际电路图如下图图十三60进制电路仿真图B“时”24进制如图所示为二十四进制计数器的原理图。1HZ74160显示器十位个位Q3Q2Q1Q0Cr QCC CPQ3Q2Q1Q0Cr QCC CP图十四 24进制电路原理图二十四进制计数器。它由两块中规模集成十进制计数器74LS160构成。当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号。图十五两块74LS160构成的二十四进制计数器在Multisim上的实际电路图如下图图十六24进制电路仿真图2秒脉冲发生器秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。电路图如下图所示。图十图十七秒脉冲发生器3.开机清零电路在刚刚开机接通电源时，由于时，分，秒是任意值。所以要对时钟进行置零操作。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响，所以将多有的74160的RC端接低点位就能实现开机自动清零，舍去了开关和手动置零带来的麻烦！图十八开机清零电路4. 整点报时电路当时计数器在每次计到整点时，需要报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过与非门电路控制来自分和秒的信号和一千赫兹的方波发生电路能够实现上述功能。如图。分信号秒信号分信号分信号图十九报时模块5.校时电路在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。校时开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由连续脉冲输入。校时电路如图六所示。由与非门和二个开关组成，实现对“时”、“分”的校准。当校时开关J4，J2扳到高电平端时开启与门，秒脉冲能顺利的和来自分的进位脉冲一起实现对时的校正。同理，秒脉冲和秒进位对分进行校正。电路图如图。秒进位秒脉冲正常分位信号秒脉冲 图二十校分电路图如下四系统整体电路设计本次设计的总体电路整体工作原理大体描述如下： 1.首先，由555定时器组成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。2.数字钟的分、秒计数部分均为六十进制计数器（显示0059），采用两片74LS160来实现。时为24进制，同样采用两片74160实现。3.数字钟的校正部分主要是通过开关实现的。4.当计数器在每次计到整点时，需要提前十秒报时。电路图如下五收获体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。希望下次课程设计