UART的VerilogHDL建模与设计.doc_第1页
UART的VerilogHDL建模与设计.doc_第2页
UART的VerilogHDL建模与设计.doc_第3页
UART的VerilogHDL建模与设计.doc_第4页
UART的VerilogHDL建模与设计.doc_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

本科毕业设计开题报告 题 目: UART的Verilog HDL建模与设计 院 (系): 班 级: 姓 名: 学 号: 指导教师: 教师职称: 本科毕业设计开题报告题 目UART的Verilog HDL建模与设计来源工程实际1、 研究目的和意义: 串口即通用异步收发器(UART,Universal Asynchronous Receiver Transmitter)是一种能同时支持近距离和远距离传输的异步串行接口,是计算机中最普遍通用的一部分,被广泛应用微机和外设的数据交换,例如鼠标,调制解调器,打印机之间以及微机与微机之间的串行书数据传输。应为异步串行通信接口具有传输线少,成本低,可靠性高,实现简单等优点,应此在PC和外设之间的串行通信中得到广泛的应用,同时在当今的嵌入式微处理器芯片的设计中,异步串行通信接口成为不可缺少的一部分。2、 国内外发展情况(文献综述):很久很久以前,计算机还没有出现,那时就已经存在了(计算机)史前的串口设备(电传打字机,工控测量设备,通信调制解调器),为了连接这些串口,EIA制定了RS232标准,采用DB25接插件,支持同步和异步串口,D型的接口可以有效防止插反。标准化给使用带来了便利。时光荏苒,个人计算机出现了,这些已有的串口设备毫无疑问地成为了最初的外设,自然而然地 RS232标准被个人计算机采纳。但是设备制造商倾向于体积更小,成本更低的接口,因此,将DB25中未使用的和支持同步模式的引脚去掉形成DB9,随着计算机的日益普及,很多非RS232的串口也要接入PC机,如果为每一种新出现的串口都 增加一个新的I/O口显然不现实,因为PC后面板位置有限,因此,将RS232串口和非RS232串口都通过RS232口接入是最佳方案。UART的 U(通用)指的就是这个意思。早期ROM BIOS和DOS里的通信软件都是为RS232设计的,在没有检测到DCD有效前不会发送数据,因此,就连发送一个字符这样朴素的应用也要给出DCD、 DTR、DSR等控制信号。因此,串口接头上要将一些控制线短接,或者干脆绕过系统软件自己写通信程序。3、研究/设计的目标: 应用硬件描述语言VHDL编写程序;掌握开发软件的使用,并应用其对设计系统进行仿真验证。说明书的撰写、图纸的绘制、打印。4、设计方案(研究/设计方法、理论分析、计算、实验方法和步骤等):(一) 研究/设计方法:根据系统整体设计要求, 串口即通用异步收发器主要是由uart发送模块和接收模块,modem控制模块四部分组成,如图1所示。图1UART功能模块图2是发送器结构图。其主要的功能是 :由CPU送来的待发送的并行数据,首先写入发送FIFO。发送FIFO中有数据带发送时。数据自动装入移位寄存器(tsr)并总动完成并行数据转换为串行数据,并完成串行数据的发送。图2 发送器结构图图3是接收器结构图。其主要功能是:接受移位接收寄存器和接受控制逻辑工程。接受器将外部串行数据转换成并行数据,发送给接受FIFO。接受过程中,按照数据格式进行字符装备,滤除噪音,对数据位进行溢出错,奇偶校验错,桢格错误,终止错误等检验。并根据检验产生响应中断和状态信息,传给接口模块。图3 接收器结构图图4是Modem模块单元图。其主要功能是:它提供了一组通用RS-232的控制信号,是的UART可以直接和(modem)连接,实现CPU与外接设备的通信。图4 Modem模块单元图 图5是波特率发生器结构图。其主要功能是:提供UART通信时所需要的时钟,驱动发送器逻辑和接收器逻辑,产生于16倍的波特率,主要是对系统主频MCLK分频得到的。实验方法和步骤:利用EDA 软件对UART各个子模块进行编译、优化、仿真,然后对结果进行测试分析。 5、方案的可行性分析: 通过Verilog HDL语言对uart进行设计,应用软件实现波形的产生,并实现对波形参数进行设定。本设计利用 MAX+plus 软件进行编译、优化、仿真,使电路从硬件设计转变为软件设计,提高了设计的灵活性,降低了电路的复杂度,并可以随意的进行更改,极大的减少了电路设计时间和可能发生的错误,降低了开发成本,这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。6、设计产品的主要用途和应用领域: UART应用广泛,随处可见:基站、导航系统等电信或网络通信系统;电脑、打印机等计算系统;MP3、自动售货机等消费类产品及汽车控制箱、煤气表等工业或汽车产品中都能看到它的身影。7、时间进程:第1周: 确定设计题目,下达任务。第2周: 搜集有UART的资料。第3周: 整理UART的资料。第4周: 开题报告,开题答辩。第5周: 学习UART原理。第6周:学习VerilogHDL语言,了解编程基本思路。第7-8周: 发送器模块的设计与仿真。第9-10周: 接收器模块的设计与仿真。第11-12周:modem模块的设计与仿真。第13周: UART的顶层设计与仿真。第14周:进行综合的仿真和验证 第15周:撰写论文。第16周:修改论文,出大图。第17周:准备毕业答辩8、参考文献:1刘韬 ,楼兴华. F P GA 数字电子系统设计与开发实例导航 M . 北京 :人民邮电出版社 ,2005 .2张明峰 1P IC 单片机软件异步串行口实现技巧 J 1 单片机与嵌入式系统应用, 20033邬宽明 单片机外围器件实用手册数据传输接 口器件分册 M 1 北京: 北京航空航天大学出版社,20024EDA先锋工作室. X ilinx ISE 5. X 使用详解 北京 : 人民邮 电出版社 , 20035孙涵芬. 单片机原理及应用 M . 北京 : 北京航天航 空大学出版社 ,1992 6王金明. Verilo g HDL 程序设计教程 M . 北京 : 人民 邮电出版社 ,2004 7范秋华 VHDL描述硬件

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论