数字电子钟设计.doc

湖南文理学院课程设计报告 课程名称 电子技术课程设计 系 部 电气与信息工程学院 专业班级 自动化08103班 学生姓名 钟 立 群 指导教师 李建英 完成时间 2010年6月22日 报告成绩 评阅意见 评阅教师 日期 I 摘摘 要要 多功能数字电子钟的应用十分广泛 给人们的生活 学习 工作 娱乐带来极 大的方便 已成为人们日常生活中的必需品 基于数字电子技术实现的电子钟主要由 五部分组成 秒脉冲产生电路 计数器电路 译码显示电路 校时电路 整点报时电 路 秒脉冲电路用于为计数器电路提供一个频率为 1Hz 的标准时钟信号 选用了由晶 振构成的高精度脉冲产生电路 计数器电路通过六块 74ls161 芯片分别构成一个二十 四进制 两个六十进制计数器 译码显示电路用 74ls48 译码器驱动七段数码管能将时 间直观地显示出来 校时电路是数字钟不可少的部分 每当数字钟显示与实际时间不 相符合的时候 需要根据标准时间进行校时 整点报时电路能在整点前 5 秒进行蜂鸣 报时且报时声为 4 低 1 高 最后一响为整点 运用 Protel99SE 软件绘制了单元电路以 及总体电路图 借助 Multisim2001 和 Proteus 7 Professional 仿真软件对单元电路 进行了虚拟实验 达到了预期的要求 关键词关键词 多功能数字电子钟 晶振 Multisim2001 Proteus 7 Professional II Abstract The application of multi function digital electronic clock is very extensive to people s lives learning work play with great convenience has become a necessity in daily life Electronic technology based on digital electronic clock consists of five main components second pulse generation circuit counter circuit decoding display circuit the campus circuit the whole point timekeeping circuit Second pulse circuit for the counter circuit for providing a frequency standard for the 1Hz clock signal selected by the crystal form of high precision pulse generation circuit counter circuit chip through the six 74ls161 24 respectively to form a band two 6 decimal counter decoding display circuit with 74ls48 decoder can drive seven segment digital tube time visually displayed school when the circuit is an indispensable part of the digital clock digital clock display when the time is not consistent with the actual time required when the standard time for school whole point of time the whole point of the circuit in the first 5 seconds beep sound of the newspaper and the newspaper to 4 low 1 high the last ring is the whole point Drawn using Protel99SE software circuits and general circuit unit with Multisim2001 and Proteus 7 Professional circuit simulation software on a virtual test unit reached the expected requirements KeyKey wordswords multi function digital electronic clock crystal Multisim2001 Proteus 7 Professional 目 录 摘 要 I ABSTRACT II 第一章 多功能数字电子钟数字电子钟方案分析 1 1 1 引言 1 1 2 设计思想 1 1 3 方案设计 1 1 3 1 基于分立元件的多功能数字电子钟 1 1 3 2 基于 EDA 技术的多功能数字电子钟 2 1 3 3 基于单片机编程的多功能数字电子钟 2 1 4 三种方案的比较 3 第二章 多功能数字电子钟电路设计 4 2 1 秒脉冲产生电路 4 2 2 时间计数电路 5 2 2 1 分 秒的计时电路 6 2 2 2 时的计时电路 7 2 3 译码显示电路 7 2 4 校时电路 8 2 5 整点报时电路 9 第三章 多功能数字电子钟的整体电路及原路说明 10 3 1 单元电路的级联 10 3 2 整体原理图 10 3 3 原理说明 10 第四章 多功能数字电子钟数字电子钟的仿真 11 4 1 秒脉冲产生电路仿真 11 4 2 秒 分 时电路的仿真 12 4 3 校时电路的仿真 12 4 4 整点报警电路的仿真 13 总 结 15 参考文献 16 致 谢 17 附录 1 多功能数字电子钟数字电子钟总电路图 18 附录 2 电路元件明细表 19 多功能数字电子钟设计 1 第一章 多功能数字电子钟方案分析 随着电子技术的发展 在数字电子技术领域中 实现多功能数字电子钟的方法和 手段有很多种 本设计对其中的几种方案进行了设计与分析 1 1 引言 数字集成电路的发展和石英晶体振荡器的广泛应用 使得数字钟的精度 远远超过 老式钟表 钟表的数字化给人们生产生活带来了极大的方便 而且大大地扩展了钟表 原先的报时功能 诸如定时自动报警 按时自动打铃 时间程序自动控制 定时广播 自动开启和关闭路灯 定时开关烘箱 通断动力设备 甚至各种定时电气的自动启用 等 所有这些 都是以钟表数字化为基础的 因此 研究数字钟及扩大其应用 有着 非常现实的意义 1 2 设计思想 石英晶体振荡器产生的高频信号送到分频器 分频电路将高频信号分成 1Hz 的方 波基准信号 秒脉冲发生器产生频率稳定性很高的秒脉冲 秒脉冲被送到六十进制秒 计数器计数 将计数结果送至秒的个位和秒的十位的译码器 译码结果分别由两个七 段数码管以十进制数形式显示出来 当秒六十进制计数器累计到第 59 秒时 若再来一 个秒脉冲信号 秒十位计数器的清零信号就产生进位脉冲 分计数脉冲 同时 秒 计数器的十位和个位都复位到零 分计数脉冲又被送到分六十进制计数器的个位计数 经译码电路译码后 数码管将显示相应的分数 当计数满 59 分 59 秒时 若再来一个 秒脉冲 则分计数器便向时计数器送出时计数脉冲 同时 分 秒计数器均复位到零 时计数器是一个二十四进制计数器 当计数显示 23 时 59 分 59 秒时 若再来一个秒脉 冲 则时 分 秒计数器都应回到零 并显示 00 00 00 表示已到达午夜零点 第 二天开始继续计数 通过双刀双掷开关进入校时状态 分 时的电路里通过自动快速 调整和手动调整实现校时功能 同时在对分钟校时的时候 最大分钟不向小时进位 利用组合逻辑 三极管 蜂鸣器以及由 555 定时器构成的单稳态触发器等器件构成整 点报时电路达到设计要求 1 3 方案设计 1 3 1 基于分立元件的多功能数字电子钟 时钟芯片采用集成逻辑电路设计的具有能实现秒脉冲产生功能 时 分 秒计数 多功能数字电子钟设计 2 及显示功能和校时功能以及整点报时功能 其原理框图如图1 3 1所示 具体实现方法 秒脉冲信号送到计数器中进行计数 根据计数的规律采用74LS161芯片分别设计两个60 进制 一个24进制计数器 显示采用7448芯片驱动共阴极LED 实现时间的显示 校 时采用手动和自动调整 利用组合逻辑产生的信号通过三极管放大 驱动蜂鸣器产生1 高频声音以及通过单稳态触发器延时4秒发出4个低频信号实现整点报时功能 1 3 2 基于 EDA 技术的多功能数字电子钟 采用 EDA 作为主控制器控制外围电路进行电压 时钟控制 键盘和 LED 控制 此 方案逻辑电路复杂 且灵活性较低 不利于各种功能的扩展 在对电路进行检测比较 困难 其框图如图 1 2 所示 LED 显示 译码驱动 分十位 计 数器 LED 显示 译码驱动 分个位 计 数器 LED 显示 译码驱动 时十位 计 数器 LED 显示 译码驱动 时个位 计 数器 图 1 3 1 基于分立元件的数字电子钟设计框 秒脉冲发生器 校时电路整点报时电路 LED 显示 译码驱动 秒十位 计 数器 LED 显示 译码驱动 秒个位 计 数器 图 1 3 2 基于 EDA 技术的数字电子钟设计框 kuang 框框图 计时模块 校时模块 蜂鸣器 显示模块 时钟模块按键模块 多功能数字电子钟设计 3 1 3 3 基于单片机编程的多功能数字电子钟 在按键较少的情况下 采用独立式 4 个按键 经软件设计指定的 I O 口 P1 0 P1 3 送出逻 辑电平 控制数码管显示 根据数字电子钟的设计要求与原理以及特性 系统采用单片机 AT89C52 串口输出的形式来设计电路 使功能及效果更完美 其框图如图 1 3 所示 1 4 三种方案的比较三种方案的比较 在设计过程中 方案的选择必须与实际情形联系起来 要从各个方面考虑设计的 可行性 即不仅要考虑其先进性也要考虑其现实性 从多方面综合寻求最佳方案 在方案的实施中 方案一简洁 灵活 可扩展性好 能完全达到设计要求 方案 二逻辑电路复杂 灵活性比较的低 并且不利于调试 方案三的设计理念超过我们现 在所学的内容 因此暂不考虑 综上分析 我们选择第一种方案作为本次课程设计的最佳方案 时钟模块 图 1 3 3 基于单片机编程的数字电子钟设 计框图 单 片 机 复位电路 按键模块 电源模块 语音模块 LCD 显 示 多功能数字电子钟设计 4 第二章 多功能数字电子钟电路设计 单元电路设计包括电路结构以及元器件的选择 元器件选择一般遵循的原则是 先 性能 次 货源 再 价格 后 体积 设计中 多查阅器件手册和有 关的科技资料 熟悉常用的元器件的型号 性能及价格 关于集成电路与分立元件电 路的选择问题 一般优选集成电路 设计中 需要对各组元件性能参数进行综合性分 析 具体包括 考虑到环境温度的变化和交流电网电压的波动等工作条件的影响时 计算参数时应按最不利的情形考虑 各元器件的实际工作电压 电流 频率 功耗等 应在参数允许的范围内 并留有一定的裕量 一般可按1 5倍左右的余量来考虑 电阻 值应尽可能选在1M 范围以内 最大不应超过10M 无极性电容尽可能选在100pF至 0 1 F范围内 最大不超过1 F 还有最后选定的电阻 电容值均应是手册上相近的标 称系列值 在保证电路性能的前提下 尽可能减少元器件的品种 尽可能选择性价比 高 体积小 易购买的元器件 2 1 秒脉冲产生电路 不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路 晶体振 荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号 是数字电子钟的核心 部分 它的精度和稳定度决定了数字钟的质量 本设计采用的是石英晶体振荡器产生 的脉冲 经过整形 分频获得1Hz的秒脉冲 典型电路如下图2 1 1所示 图 2 1 1 秒脉冲产生电路 多功能数字电子钟设计 5 CD4060是14位的二进制计数器 它内部有14级二分 频 有两个反相器 RS 11脚 RTC 10脚 CTC 9脚 分 别为时钟输入 反向输出端 输出端 图中R45为反馈 电阻 10 100 Mom 目的是为CMOS反相器提供偏置 使其工作在放大状态 C1为温度特性校正电容 一般取 20 50Pf C2是频率微调电容 取5 30pF 石英晶振采 用32768 Hz晶振 若要得到1Hz的脉冲 则需要经过15 级的二分频器完成 32768 Hz 215 1 Hz 由于 CD4060只能完成14级分频 故需要外加一级分频 采用74LS74双D触发器完成二分频 最终得到数字钟的脉冲输入1Hz信号 下图2 1 2为CD4060引脚图 表2 1 3为其功能表 表2 1 3 CD4060功能表 RSCTCRTCRESET 功能 0 计数 011 复位 2 2 时间计数电路 时间计数电路由秒个位和秒十位计数器 分个位和分十位计数器 时个位和时十位计数 器构成 其中秒计数器 分计数器为60进制计 数器 时计数器为24进制计数器 实现这两种 模数的计数器采用中规模计数器74LS161 其 引脚图如图2 2 1 所示 表2 2 2 为其功 能表 表2 2 2 74LS161功能表 清0预置控制时钟预置数据输入输出 EPETCPA3A2A1A0Q3Q2Q1Q0 0 0000 10 D3D2D1D0D3D2D1D0 110 保持 11 0 保持 图2 1 2 CD4060引脚图 图 2 2 1 74LS161 引脚图 0 RDL 多功能数字电子钟设计 6 1111 计数 2 2 1 分 秒的计时电路 由74LS161 构成的60进制计数器如下图2 2 1所示 将一片74LS161设置为10进制加法计数器 另一片设置为 6 进制加法计数器 因 为6的二进制表示是0110且74LS161是低电平清零 因此在反馈清零的时候 将十位的 Q1和Q2通过74LS00与非门后接入十位的清零端 两片74LS161按照反馈清零法串联 个 位的清零信号级联十位的脉冲输入端 秒计数器的输出脉冲除用作自身清零外 同时 还作为分计数器的输入信号 74LS161 十进制计数器的清零功能 在上级 161 控制下级 161 时候通过组合电路 主要利用与非门 实现 在连接电路的时候要注意并且强调使能端的连接 因其将 影响到整个电路是否能正常工作 电路的控制原理如下 秒区个位向秒区十位进位 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 实现由秒区个 位向秒区十位的显示控制 基本原理同上 在秒区十位向分区个位显示时 0000 0001 0010 0011 0100 0101 产生了六个脉冲的时候向下级输出一个时钟脉冲 利 用的还是与非门 目标仍是实现正确的计时显示 2 2 2 时的计时电路 时电路图如图 2 2 2 所示 由分计数器的清零脉冲送入时个位计数器 电路在分的 清零脉冲作用下按二进制自然序依次递增 1 当计数到 24 这时小时个位计数状态是 Q3Q2Q1Q0 0100 也就是 4 小时十位计数器的状态 Q3Q2Q1Q0 0010 也就是 2 时 小时十位计数器只有 Q1端有输出 小时个位计数器只有 Q2端有输出 将时十位的 Q1 时个位的 Q2端接一个二输入与非门 与非门的输出信号一路送入小时十位计数器 的清零端 另一路送入小时个位计数器的清零端 每当时的个位满 10 个小时时就向小 图 2 2 1 60 进制计数器电路图 多功能数字电子钟设计 7 时的十位计数器送 CP 脉冲 当十位输出为二 小时个位输出为四时 将整个电路清零 从而构成 24 进制计数器 2 3 译码显示电路 本次译码显示的电路如图2 3所示 译码显示电路的功能是将 秒 分 时 计数器的输出代码进行翻译 变成 相应的十进制数字 用于驱动LED七段数码管的译码器常用的有74LS48 74LS48是BCD 7段译码器 驱动器 输出高电平有效 专用于驱动LED七段共阴极的数码管 上图即是 由74LS48和LED七段共阴极数码管组成的译码驱动显示电路 若将 秒 分 时 计数器的每一位输出分别送到相应七段译码器的输入端便可进行不同数字的显示 下 图 2 3 译码显示电路图 图 2 2 2 时电路图 多功能数字电子钟设计 8 面简介74LS48 的功能 BI 当 BI 0 时 不管其它输入端状态如何 七段数码管均处于熄灭状态 不显 示数字 LD 当 BI 1 LT 0 时 不管输入 DCBA 状态如何 七段均发亮 显示 8 它主要用来检测数码管是否损坏 RBI 使能控制端 当 RBI 1 时 允许译码输出 DCBA 为 8421BCD 码输入端 QA QB QC QD QE QF QG 为译码输出 输出为 高电平 74LS48 的 BI LD RBI 端接高电平 输入端 D C B A 接 74LS161 的输出 端 Q3 Q2 Q1 Q0 其输出端 QA QG 接数码管 当数字钟的计数器在 CP 脉冲作用下 按 60 秒为 1 分 60 分为 1 小时 24 小时为 1 天的计数规律计数时 就应将其状态显 示成清晰的数字符号 这就需要将计数器的状态进行译码并将其显示出来 秒 分 时 的个位和十位的状态分别由集成片中的六个触发器的输出状态来反映的 每组 两个 输出的计数状态都按 BCD 代码以高低电平来表现 因此 需经译码电路将 计数器输出的 BCD 代码变成能驱动七段数码显示器的工作信号 2 4 校时电路 校时电路是数字钟不可少 的部分 每当数字钟显示与实 际时间不相符合的时候 需要 根据标准时间进行校时 本次 设计的校时电路如图 2 4 1 图 2 4 2 所示 该电路是针对分计 时脉冲和时计时脉冲进行控制 达到校时的目的 分的校时电路和时的校时 电路比较的相似 现在列举分 的校时电路分析 在此电路中分 的校时是由 U17B U17C U17D U13C 组 合门电路构成的 当进行分校时 时 按下开关 K1 由于 U17B U13C 输出高电平 封锁 秒的十位清零脉冲 同时 1Hz 脉 图 2 4 2 时 校时电路 图 2 4 1 分 校时电路 多功能数字电子钟设计 9 冲信号直接通过 U17D U17C 门电路被送到分计数的个位计数器中 使分计数器以秒 的节奏快速计数 当分计数器的显示与标准时间数值相同时 松开 K1 即可 当松开 K1 时 门电路 U13C 输出低电平 从而使 U17D 门被封锁 1Hz 信号不能够被输入 U17C 门中 且输出高电平 U17B 门电路接受来自秒计数器的十进位输出信号 从而 使 U17C 正常工作 使分计数器正常工作 同理 时 校时电路与 分 校时电路工作原 理完全一样 2 5 整点报时电路 该电路的功能是要求每当数字钟计时到整点 报时电路能在整点前 5 秒进行蜂鸣报 时且报时声为 4 低 1 高 最后一响为整点 具体电路图如图 2 5 所示 图 2 5 整点报时电路 多功能数字电子钟设计 10 第三章 多功能数字电子钟的整体电路及原路说明 各个单元电路以及元器件参数确定后 必须把各个单元连为一个整体 进行整体 电路图绘制 整体电路图是电子电路设计的结晶 是重要的设计文件 它不仅是电路 安装和电路板制作等工艺设计的主要依据 而且是电路实验和维修时不可缺少的文件 3 1 单元电路的级联 单元电路级联设计要注意以下几个问题 电气性能相互匹配问题 信号耦合方式 问题 时序配合以及相互干扰等问题 单元电路之间的电气性能相互匹配问题主要包 括 阻抗匹配 线性范围匹配 负载能力匹配 高低电平匹配等 信号的耦合方式包 括四种 直接耦合 阻容耦合 变压器耦合和光电耦合 时序配合是一个非常复杂的 问题 为确定每个系统所需的的时序 必须对系统各个单元电路的信号进行仔细的分 析 画出各波形的波形关系图 时序图 确定出保证系统正常工作的信号时序 然 后提出实现该时序的措施 本设计因为只存在数字地 没有模拟地 因此级联比较的简单 采取的措施是 直接将各个部分进行级联 3 2 整体原理图 总体电路图是电子电路设计的结晶 是重要的设计文件 它既是电路安装和电路 板制作等工艺设计的主要依据 也是电路实验和维修时不可缺少的文件 总体电路涉 及的方面和问题很多 不可能一次画出来而不存在任何问题 未通过实验的检验 不 能算是正式的总体电路图 而只能是一个总体电路草图 绘制总体电路图应注意 合理布局元器件 尽量把总体电路画在一张纸上 电路 中各元器件必须采用国家标准规定的图形符号如使用 GB T4728电气简图用图形符 号 在Protel 99 SE 绘图软件下绘制多功能数字电子钟总电路图 如附录1所示 3 3 原理说明 整个电路图由基准信号产生 1Hz 计时电路 译码显示部分 校时电路 整点 报时电路五个部分 当晶振产生的信号经过分频器的分频后输入计数部分 经过译码 将其数字化显示 并且由校时电路分别控制分 时计数器的个位和 1Hz 方波信号 整 点报时电路能在整点前 5 秒进行蜂鸣报时且报时声为 4 低 1 高 最后一响为整点 最 终实现整个电路的设计 多功能数字电子钟设计 11 第四章 多功能数字电子钟的仿真 借助Multisim 2001 和Proteus 软件对电路进行仿真 Multisim 2001 软件是EWB 软件的最新版本 专门用于电路仿真 是迄今为止使用 最方便 最直观的仿真软件 增加了大量的PLC 元件模型 可以仿真更复杂的数字电 路 在保留了EWB 形象直观等优点的基础上 大大增强了软件的仿真测试和分析功能 大大扩充了元件库中的元件的数目 特别是增加了大量与实际元件对应的元件模型 使得仿真设计的结果更精确 更可靠 更具有实用性 Proteus 软件有十多年的历史 在全球广泛使用 除了其具有和其它EDA 工具一样 的原理布图 PCB 自动或人工布线及电路仿真的功能外 其革命性的功能是 它的电 路仿真是互动的 针对微处理器的应用 还可以直接在基于原理图的虚拟原型上编程 并实现软件源码级的实时调试 4 1 秒脉冲产生电路仿真 利用Multisim 2001 对脉冲产生电路进行了仿真 仿真电路如图4 1 所示 该电路 用于产生一个标准的秒脉冲信号 因此对于波形的频率稳定性较高 若选用555 芯片 则无法满足这一要求 因此选用选用选频特性很好的石英晶体构成振荡器 输出稳定 的脉冲波形 理论上 晶振附近的电容一般取15 30pF 本电路选用常用的22pF电容 图 4 1 秒脉冲产生电路仿真 多功能数字电子钟设计 12 4 2 秒 分 时电路的仿真 Proteus 软件的强大仿真功能 使得仿真设计的结果更精确 更可靠 更具有实 用性 且包含了时钟电源 计数器 译码显示电路中所有的元器件 因此利用了 Proteus 7 Professional对秒 分 时电路电路进行了仿真 仿真电路如图4 2 所示 该电路能准切的显示时间 4 3 校时电路的仿真校时电路的仿真 利用了 Proteus 7 Professional 对该电路进行了仿真 当断开开关 K3 时 电路进 入校时状态 通过开关 K1 K2 可分别对小时和分钟单独校时 对分钟校时的时候 最 大分钟不向小时进位 校时的方式为自动快速调整和手动调整 仿真电路如图 4 3 1 图 4 3 2 所示 从二图中可看出对分钟校时的时候 最大分钟不会向小时进位 图 4 2 秒 分 时电路仿真 多功能数字电子钟设计 13 4 4 整点报时电路的仿真 利用了 Proteus 7 Professional 对整点报警电路进行了仿真 仿真电路如图 4 4 1 和图 4 4 2 所示 由图 4 4 1 可知当分的显示为 59 秒的十位为 5 秒的个位也为 5 时 蜂鸣器 Q1 会发出 500Hz 的声音 该声音延续 4 秒 由图 4 4 2 可知当时间为 59 分 59 秒时 蜂鸣器 Q2 会发出 1000Hz 的声音 该声音延续 1 秒 从而达到设计要求 图 4 3 2 校时电路的仿真 图 4 3 1 校时电路的仿真 多功能数字电子钟设计 14 图 4 4 1 整点报时电路 图 4 4 2 整点报时电路的仿真 多功能数字电子钟设计 15 总 结 在此次的数字钟设计过程中 更进一步地熟悉了芯片的结构及掌握了各芯片的工 作原理和其具体的使用方法 本次设计共分五大部分 第一部分是秒脉冲计数器 其 中主要设计了晶体振荡器 分频器电路 第二部分是计数器 其中主要介绍了 74LS161 由 74LS161 构成秒 分的六十进制计数器 小时的二十四进制计数器及其原 理 第三部分是译码驱动显示电路 其中主要设计了 74LS48 译码器和 LED 七段显示器 的组成 第四部分是校时电路 其中主要包括了校时电路图及原理 第五部分是整点 报时电路 其中主要包括了整点报时电路图及原理 运用Protel99SE软件绘制了单元电路以及总体电路图 借助Multisim2001和 Proteus 7 Professional仿真软件对单元电路进行了虚拟实验 达到了设计要求 设计中也存在一些不