计算机组成样题B.doc

广 东 商 学 院 试 题 纸 _20082009_学年第_2_学期 考试时间共 120 分钟课程名称_计算机组成原理（B卷）_ 课程代码_ 课程班号_ _ 共_3_页 -一、 单项选择题（本题15小题，每小题1分，共15分）1、在集中式总线仲裁中，（ ）方式响应时间最快。A、独立请求 B、计数器定时查询 C、菊花链查询D、分布式仲裁2、同步控制是（ ）。A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式 D、所有指令执行时间都相同的方式3、CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。 A、512KB B、1MB C、256KB D、2MB4、DMA控制器以（ ）方式向CPU报告传送操作的结束。 A、停止CPU访内 B、中断 C、周期挪用 D、交替5CPU在每个（ ）周期后响应中断请求。 A、时钟 B、指令 C、存储 D、总线6、若存储周期100ns，每次读出一个字节，则该存储器的数据传输率为（）。 A、32106位/秒B、8106位/秒C、80Mb/秒D、80106位/秒7、动态RAM的特点是（ ）。A、工作中存储内容会发生变化 B、工作中需动态改变访存地址C、每次读出后，需重写一次 D、每隔一定时间，需按行执行一次刷新操作8、双端口存储器所以能进行高速读/写操作，是因为采用（ ）。A、高速芯片 B、新型器件C、流水技术 D、两套相互独立的读写电路9、某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。A、0 64MB B、0 32MB C、0 32M-1 D、0 64M-110、机器指令与微指令之间的关系是（ ）。A、用若干条微指令实现一条机器指令B、用若干条机器指令实现一条微指令C、用一条微指令实现一条机器指令D、用一条机器指令实现一条微指令11、在微程序控制的计算机中，若要修改指令系统，只要（）。 A、改变时序控制方式B、改变微指令格式C、增加微命令个数D、改变控制存储器的内容12、运算器的核心功能部件是（ ）。A、数据总线 B、ALU C、状态条件寄存器 D、通用寄存器13、原码加减交替除法又称为不恢复余数法，因此（）。 A、不存在恢复余数的操作B、当某一步运算不够减时，做恢复余数的操作C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作14、若用双符号位，则发生正溢的特征是：双符号位为（）。 A、00B、01C、10D、1115、浮点加减中的对阶的方法是（）。 A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同二、 填空题（本题20空，每空1分，共20分）1、在计算机系统中，除（ ）和（ ）外的其它部件和设备都称为外围设备。2、写入硬盘时，若一个文件的长度超过一个磁道的容量，则应继续写入（ ）的磁道中。3、衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高传输速率，单位是（ ）。4、形成指令地址的方式称为指令寻址方式，它分为（ ）寻址和（ ）寻址。5、DMA技术的出现，使得（ ）可以通过（ ）直接访问（ ），同时，CPU可以继续执行程序。6、一个组相联映射的Cache，有128块，每组4块，主存共有16384块（即214块），每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组地址应为（ ）位，块内地址共（ ）位。7、并行处理技术已经成为计算机发展的主流，它可以贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：（ ）并行、（ ）并行、（ ）并行。8、若x1补= 11001100， x2原= 1.0110 ，则数x1和x2的十进制数真值分别是（ ）和（ ）。9、定点32位字长的字，采用2的补码形式表示时，一个字所能表示的最大整数是（ ）。三、 简答题（本题3小题，共20分）1、（5分）请说明常见的中断处理程序入口产生方法。 2、（5分）在“Cache主存辅存”三级存储体系中，“Cache主存”结构与“主存辅存”结构的引入各为了解决什么问题？ 3、（10分）在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？ 四、 计算题（本题2小题，每小题10分，共20分）1、已知x=-0.01111，y=+0.11001,假设机器字长8位，求： x补，-x补，y补，-y补； x+y,x-y,判断加减运算是否溢出。2、指令流水线有取指（IF）、译码（ID）、执行（EX）、写回寄存器堆（WB）四个过程段，共有12条指令连续输入此流水线。要求： 画出流水处理的时空图，假设时钟周期100ns。 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。 求流水CPU的加速比。五、 设计题（本题2小题，共25分）1、（15分）一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（M）三种操作，MUX是三选一多路开关，R1R3是通用寄存器。RAM是双端口存储器，其中DRAM为数据存储器（CE1为读写使能，RD/WE#为读/写命令），IRAM为指令存储器（只读）。AR为数据地址存储器，PC为程序计数器（具有自动加1功能），IR为指令寄存器。所有的单箭头为控制微命令,LDR1为打入R1寄存器命令，LDAR为打入AR寄存器命令，其他类似。请回答下列5个问题：指出运算器中的相斥性微操作。指出存储器中的相容性微操作。画出存数指令STA R2，（R3）的指令周期流程图，DRAM的数据地址由R3提供，写入数据由R2提供，如R2=120，R3=30，则该指令完成将数据120写入存储地址为30的存储单元中。PC中已存放指令地址。2、（10分）CPU的地址总线16根（A15 A0，A0 是低位），双向数据总线16根（D15-D0），控制总线中与主存有关的信号有MREQ（允许访存，低电平有效），R/W（高电平读命令，低电平写命令）。主存地址空间分配如下：08191(8k)为系统程序区，由EPROM芯片组成，从8192起一共32k地址空间为用户程序区，由RAM芯片组成，最后（最大地址）8k地址空间为系统程序工作区，由RAM芯片组成。上述地址为