Verilog HDL 七段数码管倒计时效果.doc_第1页
Verilog HDL 七段数码管倒计时效果.doc_第2页
Verilog HDL 七段数码管倒计时效果.doc_第3页
Verilog HDL 七段数码管倒计时效果.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验三 七段数码管倒计时效果一、 实验目的和要求1、 了解倒计时控制原理2、了解模块化设计方法3、掌握数字系统设计的方法4、通过仿真器观察输入输出波形，并能在FPGA开发板上实现七段数码管倒计时控制系统二、 实验仪器1、计算机2、FPGA实验开发板三、 实验内容（包括必要的步骤、原理，如状态图等）七段数码管倒计时程序代码：module top(rst,clk,out,sel,); input rst; input clk; output sel，b; output 6:0out; wire b; wire 3:0 data; divi a1(clk,rst,b); counter a3(b,rst,data); display a2(data,out,sel);endmodulemodule divi(clk,rst,newclk); input clk; input rst; output newclk; reg newclk; reg 30:0 count; always(posedge clk) begin if(!rst)begin count=0; newclk=0; /初始化 end else begin count=count+1;if(count=25000000) begin newclk=newclk; count=0;end end endendmodulemodule counter(clk,rst,out); input rst; input clk; output 3:0out; reg 3:0 out; always(posedge clk) begin if(!rst) out=0; else begin out=out+1;if(out=10) outNew Project 选择器件属性 创建源文件：Project-New Source-Verilog Module 输入交通灯程序代码 （上图所示） 设计综合：使用ISE自带的综合工具XST 检查程序是否有误 调试仿真 波形仿真 创建测试矢量波形文件：Project-New Source-Test Bench Waveform 初始化输入波形 启动ModelSim进行行为仿真 设计实现 启动设计实现：Implement Design 可以在布局规划器(Floorplanner)中查看设计布局：Place & Route-View/Edit Placed Design(Floorplanner) 下载调试 将Verilog程序完成的电路配置到芯片里，并让芯片运行，观察并调试结果四：实验结果（说明实验的结果显示，最好包括波形和文字的）四、 小结
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论