基于FPGA和USB接口的高速高精度通用数据采集卡设计概要.doc

第23卷第1期湖南理工学院学报(自然科学版Vol.23 No.1 2010年3月 Journal of Hunan Institute of Science and Technology (Natural Sciences Mar. 2010基于FPGA和USB接口的高速高精度通用数据采集卡设计万军华, 张国云, 罗荣辉, 王志伟, 刘立军, 何彪胜(湖南理工学院信息与通讯工程学院, 湖南岳阳 414006摘 要: 讨论了一类基于FPGA和USB接口的高速高精度通用数据采集卡的设计方法, 该方法充分发挥了FPGA和USB的优点, 解决了传统数据采集卡的缺陷.关键词: FPGA; USB接口; 通用数据采集卡; 信号调理中图分类号: TP274 文献标识码: A 文章编号: 1672-5298(201001-0045-04Design of Universal Data Acquisition Card of High Speed and Accuracy Based on FPGA and USB InterfaceWAN Jun-hua, ZHANG Guo-yun, LUO Rong-hui, WANG Zhi-wei, LIU Li-jun, HE Biao-sheng (College of Information & Communication Engineering, Hunan Institute of Technology, Yueyang 414006, ChinaAbstract: The paper studies the method about design of universal data acquisition card of high speed and accuracy based on FPGA and USB interface. The method exerts virtues of FPGA and USB, and it resolves limitation of traditional data acquisition card.Key words:FPGA; USB interface; universal data acquisition card; signal modulate随着现代工业生产和科学研究的发展, 对数字信号的处理越来越频繁, 而进行数字处理的先决条件是将所研究的对象数字化, 因此数据采集日益得到重视, 对数据采集的要求日益提高. 实际上, 在瞬态信号测量、图像信号处理等一些高速、高精度的测量中, 都迫切需要进行高速数据采集; 在图像信号处理、瞬态信号检测、工业过程检测和监控等领域, 更是要求高速度、高精度、高实时性的数据采集.现在通用的高速数据采集卡一般多是PCI卡、ISA卡和USB卡, 其中PCI卡和ISA卡存在以下缺点: 安装麻烦、价格昂贵; 受计算机插槽数量、地址、中断资源限制, 可扩展性差; 在一些电磁干扰性强的测试现场, 无法专门对其做电磁屏蔽, 导致采集的数据失真. 目前市场上采样频率在1020ms/s的USB接口卡非常少, 且基本上都存在着通用性不强、不带计数器电路、I/O数量少、精度不高等缺点. 早期数据采集卡多数是基于CPLD设计的, 这种情况下数据的采样速度和采样精度都不是很高. 而基于FPGA设计, 可以较大地提高数据的采样速度和精度.基于以上原因, 本文讨论了一类基于FPGA和USB接口的高速高精度通用数据采集卡的研制方法, 该方法充分发挥了FPGA和USB的优点, 解决了传统数据采集卡的缺陷, 弥补了当前市场上该类产品的不足.1 系统硬件设计该系统主要由信号调理模块、14位A/D转换器ADS805模块、基于FPGA的主控模块、USB收发控制模块、片外存储器及其他辅助电路组成, 其数据的采样率可高达20 Msps; 适用于较高速动态信号的实时记录和采集, 其硬件系统总体结构框图如图1所示.收稿日期: 2009-10-18基金项目: 湖南省大学生研究性学习和创新性实验计划项目作者简介: 万军华(1969 , 男, 湖南岳阳人, 湖南理工学院信息与通讯工程学院副教授. 主要研究方向: 工业自动化技术46 湖南理工学院学报(自然科学版 第23卷 调理电路与A /D 数字信号. 处理后的数据送往FPGA 主控 模块, 根据相关的控制信息, 通过选择先存储在外部SRAM, 然后经过相关的数字处理后再传输给上位机. 转换器, 将传感器采集的模拟信号进行相关的信号调理后送入ADS805芯片转换为2 系统模块介绍2.1 A/D 转换模块及外围电路图1 硬件总体框架图在数据采集过程中可能超过A/D , 信号的变化幅度比较大, 如果放大, 那么放大后的信号幅值很有的转换量程. 所以必须根据信号的变化相应调整放大器的增益. 因此在信号调理端使用美D603. 模数转换芯片采用ADS805, 该芯片是美国德州仪器公司推出的一种12位采用单一的增益国ADI 公司的可程控放大器A 的采样频率为20MHZ 的高动态范围的模数转换芯片. 2.2 主控FPGA 芯片FPGA 芯片是一种特殊的ASIC 芯片, 属于可编程逻辑器件, 它是在PAL 、GAL 等逻辑器件的基础上发展起来的. 同以往的PAL 、GAL 等相比, FPGA 规模比较大, 适合于时序、组合等逻辑电路应用. 本文选用A1tera 公司的FPGA 芯片EP2C8Q208, 完成数据采集卡的时序和地址译码电路设计. A /D 采样控制信号通过FPGA 控制; 对采集后的数据作进一步处理, 以提高精度, 有两种方式: 一是直接将采集数据送给PC 机处理, 二是在内部进行DSP 处理后再送给PC 机; 该过程是由主控模块来控制的.2.3 USB 收发控制模块CH372是一个USB 总线的通用接口芯片, 是同类产品CH375的功能简化版本, 内置了USB1.1通讯中的底层协议, 提供一对主端点和一对辅助端点.支持控制传输、批量传输和中断传输. CH372支持SLA VE 设备方式(CH375还支持HOST 主机方式及其模式下的串行通讯方式. 在本地端, CH372具有8位数据总线和读、写、片选控制线以及中断输出, 可以方便地挂接至MCU 的系统总线上. 并且CH372所需外围电路十分简单, 只需要一个晶振和两个电容, 芯片的D+、D 引脚可直接与计算机USB 接口的D+、D 信号线相连.CH372内部集成了USB 接口SIE 、数据缓冲区、被动并行接口、命令解释器、电压调整器、控制传输的协议处理器、通用的固件程序等. 芯片内部设置了5个物理端点: 端点0是默认端点.支持上传和下传, 上传和下传缓冲区各为8个字节; 端点1包括上传端点和下传端点, 每个端点缓冲区为8个字节; 端点2也包括上传端点和下传端点, 每个缓冲区为64个字节. 芯片具有两种工作模式: 内置固件模式和外置固件模式. 内置固件模式下屏蔽了相关的USB 协议.芯片自动完成标准的USB 枚举配置过程.完全不需要本地端的MCU 做任何处理, 并且CH372自动处理默认端点0的所有事务.端点1的下传端点被禁止.端点1的上传端点为中断端点.端点2的上传端点作为批量数据发送端点, 端点2的下传端点为批量数据的接受端点, 本地端的MCU 只是负责数据交换: 在外置固件模式下, 由外部MCU 根据需要自行处理各种USB 请求.从而可以灵活实现符合各种USB 类规范的设备. 本系统所采用的是内置固件模式.其中USB 接口的设计方案很多.主要有两种类型: 一种是MCU 和USB 接口芯片分离式结构, 此类方案的特点是成本低, 开发难度较低. 另一种方案是采用嵌入式结构, 即采用带USB 接口的MCU 或内嵌MCU 的USB 接口芯片, 此类方案的特点是成本高, 不适用于简单和低成本的数据采集系统. 本文提出的设计方案属于MCU 和USB 接口芯片分离式结构.但是与其它同类方案相比, 它具有成本更低, 设计更简第1期 万军华等: 基于FPGA 和USB 接口的高速高精度通用数据采集卡设计 47单、实用, 并且开发周期更短等特点. 传统的分离式的方案要用普通I/O 口来实现对CH372芯片的控制, 而在这个设计中用Verilog HDL 硬件描述语言写了一个接口实现了对CH372的整体控制, 接口有以下信号:(1 输出信号: 片选信号(CS#、读信号(RD#、写信号(WR、地址信号A0;(2 输入信号: 中断信号(INT#低电平有效;(3 三态信号: 数据端口(D0D7;通过硬件完成信号时序的控制以及读写信号的建立和保持时间. 传统的控制器用软件来完成时序以及建立和保持时间的控制, 程序烦琐, 而使用针对CH372的硬件接口, 可以只简单的把数据写到端口, 各信号之间时序的控制由硬件来完成, 效率更高. 其中地址输入的建立时间(TAS为10ns(CH372最小值为5ns, 有效的写选通脉冲的宽度(TWW和读选通脉冲的宽度(TRW为100ns. 写选通后的数据保持时间(TIH为10 ns.3 软件设计及功能实现系统软件设计包括4部分: 固件程序、USB 设备驱动程序、采集卡API 函数库和测试程序(Demon. 整个软件实现的功能包括系统初始化、采样控制、数据传输和数据处理等.固件程序辅助硬件实现设备双向交换数据, 以完成USB 通信, 其主要功能是: 接收并处理USB 驱动程序的请求及应用程序的控制指令, 控制A /D 转换器的采样.在内置固件模式下.CH372屏蔽了相关的USB 协议, 并提供一些常用的命令供开发者直接调用. 如RESET_ALL 用来执行硬件复位, 调用SET_USB_ID 可设置USB 的厂商识别码和产品识别码.GET_STATUS 用来获取中断状态, RD_USB_DATA 从当前USB 中断的端点缓冲区读取数据块并释放缓冲区, WR_USBDATA5向USB 端点1的上传缓冲区写入数据等等. 对于需要输入或输出数据的命令, 可以通过CH372的A0引脚来控制, 即当A0=1时总线D0D 上可以写命令, A0=0时可以写数据. 单片机7通过8位I/O 口对CH372芯片进行读写, 所有操作都是由一个命令码、若干个输入数据和若干个输出数据组成, 部分命令不需要输入数据, 部分命令没有输出数据. 命令操作步骤如下:(1 在A0为高电平时向命令端口写入命令代码;(2 如该命令具有输入数据, 则在A0为低电平时依次写入输入数据, 每次一个字节; (3 如该命令具有输出数据, 则在A0为低电平时依图2固件程序流程图次读取输出数据, 每次一个字节;(4 命令完成, 可以暂停或者转到(1继续执行下一个命令.固件程序流程图如图2所示.USB 设备驱动程序的设计是基于WDM(WindowsDriverModel, 驱动程序模型的. WDM 采用分层驱动程序模型, 分为较高级的USB 函数层. 其中USB 函的USB 设备驱动程序和较低级数层部由两分组成: 较高级的通用串行总线模块(usBD和较低级的主控制器驱动程序模块(HCD.采集卡API 函数库和测试程序(Demon是数据采集系统的核心, 其主要功能为: 开启或关闭USB 设备、检测USB 设备、设置USB 数据传输管道、设置A /D 状态和数据采集端口、实时从USB 接口采集数据, 并进行数据处理.最终的数据采集系统软件界面如图3所示.48 湖南理工学院学报(自然科学版 第23卷设置栏可以修改采样深度、采样速率以 及触1. 采样率有1KHz 、10KHz 、100KHz 、1MHz 、10MHz 5个下拉选项;2. 采样深度的最大深度为8191(8k;3. 触发方式有立即触发(单击采样即开始触发采样、内触发(有信号才触发采样、外触发(外部触发信号触发采样.设置好参数后, 单击采样, 如果是立即触发模式, 即启动采样, 完毕后有提示信息弹出; 如果是内触发模式, 等到有信号输入时自动启动采样, 完毕后有提示信息弹出;如果是外触发模式, 等到有外部触发信号输入时启动采样, 完毕后有提示信息弹出。以上启动采样后均可在途中强制停止.接收数据后, 信号波形会在窗口中显 示. 鼠标放在波形窗口中的对应位置, 提示信息栏读出当前信号的幅度和相对时间.保存栏可以以文本保存当前数据, 如果以文本打开, 显示为乱码.发方式. 图3 数据采集系统软件界面 打开栏可以打开显示历史保存数据记录. 设计的硬件实物图如图4所示. 4 学术价值及意义随着电子计算机的广泛应用, 社会的数字化程度越来越高, 数据采集也越来越重要, 本系统是一种通用的高速数据采集卡, 可用于生物电波、电子学频谱、声波分析等瞬态信号的实时采集和观察等场合. 其中基于 FPGA 技术和USB 接口技术的融合, 具有可靠性高、数据不丢失、抗干扰性强等优点. 同时, 可以大大提高系统处理的速度, 增强系统的灵活性和适应性, 使得数据处理能力得到了极大的提高, 可完全胜任大容量、高精度数据的高速传输, 具有良好的应用前景和很大的实用价值.参考文献:1 杨 波, 刘延波. 具有USB2