EDA课程设计.doc

目 录1课程设计目的 12. 设计原理 13. 频率计各部分源程序24. 设计模块连线55. 设计最终仿真波形66设计项目添加 67课程设计现象88. 课程设计说明89. 心得体会8参考文献 91.课程设计目的：1、进一步了解EDA语言功能。2、了解EDA在高频工作下的优势，这是单片机无法比拟的。2.设计原理：采用一个标准的基准时钟，在单位时间如（1s）里对被测信号的脉冲数进行计数，即为信号的频率。8位数字频率计的顶层框图（endfreq.gdf）如图1所示，整个系统可分为四个模块：控制模块、计数测量模块、锁存器模块和显示模块。显示模块锁存器计数模块 待测信号 控制 模块 teten 锁存 标准时钟 load. clr_cnt图1 8位数字频率计的原理框图1、控制模块（testctl.vhd）：控制模块的作用是产生测频所需要的各种控制信号。控制信号的标准输入时钟为1HZ，每两个时钟周期进行一次频率测量。该模块产生的3个控制信号，分别为teten，load，clr_cnt。Clr_cnt信号用于在每次测量开始时，对计数器进行复位，以清除上次测量的结果，该复位信号高电平有效，持续半个时钟周期的时间。Teten为计数允许信号，在teten信号的上升沿时刻计数模块开始对输入信号的频率进行测量，测量时间恰为一个时钟周期（正好为单位时间1s），在此时间里对被测信号的脉冲数进行计数，即为信号的频率。然后将值锁存，并送到数码管显示出来。设置锁存器的好处是使显示的数据稳定，不会由于周期性的清零信号而不断闪烁。在每一次测量开始时，都必须重新对计数器清0。控制模块的几个控制信号的时序关系如图2所示。从图中可看出，计数使能信号tsten在1s的高电平后，利用其反相值的上跳沿产生一个锁存信号load，随后产生清0信号上跳沿clr_cnt。 clktetenload clr_cnt 图2 控制信号时序关系2、计数模块（count10.vhd）：计数器模块是由8个带有异步清零端，进位信号输出的模为10的计数模块级连而成。3、锁存器模块（reg32b.vhd）：锁存器模块也是必不可少的，测频模块测量完成后，在load信号的上升沿时刻将测量值锁存到寄存器中，然后输出到显示模块。3.频率计各部分源程序：3.1 控制模块源程序（TESTCTL.VHD）3.2 32位锁存器的源程序（REG32B.VHD）3.3 三八译码器源程序模块(YIMA38.VHD)3.4 数字频率计的源程序（FREQ.VHD）3.5 四七译码器源程序模块（YIMA47.VHD）4.设计模块连线：1、实验板右下方频率源 CLK1接任意频率作为扫描频率。 2、CLK5接1HZ作为门控信号。3、从实验板中部管脚接线区第60脚引出线，另一头接到实验板右上方的CLK1、CLK2、CLK3、CLK4、 CLK5的任意一个管脚。5.设计最终仿真波形：6.设计项目添加：（程序：1K30freqendfreq.sof）1、在MAX+plus软件中，按如下顺序点击“Fileprojectname”出现如下对话框（图3），打开e: 1k30freq文件夹，在对话框左端选择项目endfreq,点击OK。图32、点“MAX+PLUSprogrammer”后在点”JTAGmulti-device jtag chain setup”出现如下对话框(图4)，将e: 1k30freqendfreq.sof项目添加到“multi-device jtag chain setup”, 点 ADD回到“Programmer”对话框 , 点“Configure”即下载。图4引脚分配（ACEX EP1K30TC144-3）：out0-P144、out1-P8、out2-P9、out3-P10 、out4-P12、 out5-P13、 out6-P17sel0-P101、sel1-P102、sel2-P117、clk-P125、f2-P88管脚标号dout0到dout6分别接到LED的8位段码中的7位上；sel0到sel2接到实验箱中74ls138的输入端；clk1HZ为1HZ标准时钟输入,接到频率源上的clk5；sysclk为LED显示时钟输入,接到频率源上的clk1；freq接入待测信号。管脚标号对应的I/O如下图所示：User Assignments Node NameClk1125 CLK1HZendfreq144 DOUT0endfreq8 DOUT1endfreq9 DOUT2endfreq10 DOUT3endfreq12 DOUT4endfreq13 DOUT5endfreq17 DOUT6endfreq88 FREQendfreq101 SEL0endfreq102 SEL1endfreq117 SEL2sysclk119 SYSCLK7.课程设计现象：显示器上显示实验所测信号的频率值。8.课程设计说明：精确:误差小于0.1% 。9.心得体会：这次EDA课程设计历时一个星期，在整整一个星期的日子里，可以说是苦多于甜，但是可以学的到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次设计，进一步加深了对EDA的了解，让我对它有了更加浓厚的兴趣。本次设计主要是cnt.vhd十进制计数器模块、reg4b.vhd锁存器模块、testctl.vhd-频率控制模块等模块的设计。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。总的来说，这次设计还是比较成功的，在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于游逆而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识。最后，对给过我帮助的所有同学和老师们表示忠心的感谢！参考资料1.谭会生，张昌凡主编.EDA技术及应用（第二版）.西安:西安电子科技大学出版社.20042.刘婷婷，李军主编.电子设计自动化（EDA）.北京：北京师范大学出版社.20073.崔建明主编.电工电子EDA仿真技术.北京：高等教育出版社.20094.王震宇主编.电子设计自动化：EDA.北京：电子工业出版社.20075.李伟，任枫轩主编.EDA实训操作.北京：机械工业出版社.2007课程设计成绩:项 目业务考核成绩（70%）（百分制记分）平时成绩（30%