实验三组合电路设计(一)(可编程实验).doc_第1页
实验三组合电路设计(一)(可编程实验).doc_第2页
实验三组合电路设计(一)(可编程实验).doc_第3页
实验三组合电路设计(一)(可编程实验).doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验三 组合电路设计(一)一、实验目的1、掌握设计逻辑组合电路的方法。2、学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。3、能够学会通过CPLD开发实现组合逻辑电路的功能。二、实验内容（1）多数表决器电路设计 要求： a当输入A，B，C，D有3个或3个以上为1时，输出F为1，输入为其他状态是输出为0。 b写出实验内容的真值表及逻辑表达式。 c用MAX+plus2进行仿真。 d将编好的程序下载到CPLD芯片里，观测结果。（2）代码转换电路设计 要求： a输入为8421BCD，输出为余3码。 b写出实验内容及代码转换表，写出逻辑表达式。 c用MAX+plus2进行仿真。 d将编好的程序下载到CPLD芯片里，观测结果。三、实验逻辑功能分析及预习情况（1）多数表决器电路设计列真值表如下：输入输出DCBAF00000000100010000110010000101001100011111000010010101001011111000110111110111111、根据真值表列出逻辑表达式F=DBA+CBA+DCB+DCA;（2）代码转换电路设计列真值表如下：数字输入（8421BCD码）输出（余3码）X3X2X1X0Y3Y2Y1Y0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100四、实验过程（1）启动MAX+plusII软件；（2）创建一个新工程；1）多数表决器电路设计启动文本编译器；编译 VHDL语言程序为Library ieee;Use ieee.std_logic_1164.all;Entity xuanzeqi isPort(A,B,C,D:in std_logic; F:out std_logic );End;Architecture rel of xuanzeqi issignal s1,s2,s3,s4:std_logic;Begins1=A and B and C;s2=A and B and D;s3=B and C and D;s4=A and C and D;Fyyyyyyyyyyy=ZZZZ; end case; end process;End;启动波形图编译器；时间分析图 利用真值表验证所设电路的逻辑功能；经过验证保存仿真原理图。五、实验感受通过本次实验我掌握了设计逻辑组合电路的方法。同时我更加熟悉了利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。使我对MAX+plusII有了进一步的了解，通过本次实验我更加熟悉了此软件的基本操作方法。同时让我了解到硬件可以用软件来完成，此软件的模拟仿真给我们学习数字电路有很大的帮助，形象的表达了信号的输出
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论