微机原理与接口试题.doc

本试卷总分150分，考试时间3小时。: + E; W% K; a: L6 d一、选择题（ 每题3分，共30分 ） y8 t2 r3 j# w1 N1 Y 1、某微机最大可寻址的内存空间为16MB，其CPU地址总线至少应有 条。. i9 p8 r- k p# R r A. 32 B. 16 C. 20 D. 24/ , 5 i4 l2 r7 L 2、在8086宏汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是 。( U h, O8 L! m- 9 w1 h& R6 M A. 汇编指令 B. 伪指令 C. 机器指令 D. 宏指令8 R6 L& K; U; q1 C+ 9 p3、微处理器系统采用存储器映像方式编址时存储单元与I/O端口是通过 来区分的。! T8 v- u V9 D: t& Y/ A. 不同的地址编码 B. 不同的读控制逻辑% r, y$ c- O/ s& F/ _C. 不同的写控制逻辑 D. 专用I/O指令! P) l. l9 Q4 p* w5 a4、若CPU地址线共16条，某存储芯片容量为2K，这加在该存储器芯片上的地址线为 。0 I3 Q8 Q( o! f3 L+ z; nA. A0A10 B. A0A11 C. A0A15 D. A0A16( G; V4 b; g6 w5、从键盘输入的数据，通常以 形式表示的。3 h$ h) _) i2 r A. 二进制 B. 十六进制 C. ASCII码 D. BCD码( Eq; D1 4 _1 T5 Y2 o0 S f% U1 u0 a7 s r! f p! |6、8086系统中，送给CPU的READY信号是由 芯片产生的。4 J& H9 b2 k3 M8 1 n7 K) L A. 8284 B. 8259 C. 8250 D. 8288$ p1 Q. |% S! r I 7、指令MOV AX,ES:BXSI中，源操作数的物理地址是 。# r# I P% & D3 Z/ d4 X A. 16*(DS)+(BX)+(SI) B. 16*(ES)+(BX)+(SI)3 B 3 q4 x0 * o5 # O C. 16*(SS)+(BX)+(SI) D. 16*(CS)+(BX)+(SI)0 M9 v2 p h$ a# N 8、IBM PC/XT开机后，中断向量表存放在 。, 2 1 C H0 l5 z0 V7 d A. ROM地址高端 B. ROM地址低端. U5 q/ v. d4 m, t1 q a4 f C. RAM地址高端 D. RAM地址低端 A2 w8 c2 L2 ?1 v0 B8 o; 9、动态RAM的特点是 。, G, n7 a3 / v+ h; m k 3 z+ A. 速度高于静态RAM B. 需刷新电路 S5 q2 w7 G+ w& J ; F C. 集成度低于静态RAM D. 一般用于高速缓存5 |. H4 m# o) V/ $ F 10、一般查询I/O时总是按 次序完成一个字符的传输。4 A6 ?! X; G6 B. c2 J! r7 E A. 写数据端口，读/写控制端口& * W/ I9 P+ 0 i- R. P B. 读状态端口，读/写数据端口 O K4 g% q R/ Y C. 写控制端口，读/写状态端口. t; c9 |& q9 ( # i2 D. 读控制端口，读/写数据端口& E3 M5 k! l9 x + & x, f! 5 d1 b( c* SQ二、填空题（ 每空4分，共40分 ）0 M, p/ m5 h4 z7 ! f8 2 a1、完成下列运算。 o W7 e4 d+ 3 | （1） (1010.001)2 (10.1)2 = ( )29 , P, i9 e6 j U, Y0 C （2） (1010.1011)2 (0001.1100)2 = ( )2; g8 c5 e5 ( L5 l: T9 z9 t2、在8086系统中，若CS为0A000H，这代码可寻址的物理空间范围为0A0000H （ ）。9 % e* n5 P* |5 2 m3、指令MOV SI,2100H的源操作数寻址方式是（ ），目的操作数寻址方式是（ ）。) U0 J: ; s! J l3 C* + w 4、列出两种目前普遍采用的总线标准（ ）、（ ）。* W( u, L) g9 _7 T% 5 R, y7 q0 ; N, _2 5 A5 R6 F! i$ G4 R% o3 a9 2 j+ C0 I5、已知ROM芯片容量为256*4位，则其地址端有（ ）位，数据端有（ ） 位。* x; ) y- c7 W+ ?9 P+ I8 Y) VN6、若(AL)=96H，(BL)=12H，则执行MUL BL指令后，结果为（ ）。: mH( L) q) s) M. y By4 T9 _0 X+ g7 9 三、简答题（ 每题10分，共50分 ）% n2 9 J9 G, C. n6 s1、微处理器内部一般有哪些基本部件组成？试简述它们的主要功能。: w3 A7 P: J L4 P2、列出8086/8088 CPU接口部件（BIU）和执行部件（EU）的主要组成及其寄存 器。$ L h% A/ z - I, i6 l3、设DS=4500H，AX=0508H，BX=4000H，SI=0320H。当8088 CPU在最小状态下执行指令MOV BX+SI+0100H,AX时，各控制信号IO/M、DT/R、/RD、/WR在有效期间的状态分别是什么？数据总线和地址总线上的数据分别是多少？0 M6 ; C4 B) w* u( V! p( O4、常用存储器片选控制方法有哪几种？它们各有什么优缺点？ d, V- z9 C& t/ q5 g4 pa 5、比较软件、硬件和可编程定时/计数器用于定时的特点。! # e& Z$ K1 P P# u( O e6 S, n$ x四、分析题（ 每题15分，共30分 ）) z+ k/ I0 ) k- l4 V 1、已知数据段定义如下：* wN Z- m6 d& I5 9 X DSEG SEGMENT AT 1000H , D _, |% N$ Y4 x ORG 6+ b! x1 j3 p: M/ |: g% ?7 r VAR1 DB 2,18. * h7 w. M) q- 2 k5 E( k5 Y ORG $+2; m8 r( ( n# + l2 K2 o1 VAR DW 569AH2 W4 J% q- n7 Y DB AB; _* v3 Z8 c% j% u& p/ i/ e DSEG ENDS! O3 7 V8 _ J: m. J& 用示意图说明该数据段的存储单元分配情况。( X v+ X! T5 c! m+ 8 h! b2 i7 M1 w9 s- E, D2 ?: c9 1 X& x; t2 s: 3 b. % A( Q# l5 R6 p2、某微机存储系统如图所示。试写出每片存储芯片的地址范围，并说出ROM和RAM的存储容量。参考答案) d# q: v9 t- O8 gn+ 2 I5 _) 4 b7 n5 u/ c9 D. g: ( G科目代码 413 科目名称 微机原理（A卷）* ) m6 G5 UD- _+ k- h$ |) K考试时间 2007年1月21日下午 报考专业 机械电子工程8 A9 z& T# ; ?% S w+ E) _6 & * ) aK, q# m一、选择题（ 每题3分，共30分 ）, t$ p/ y O; 8 U% A8 m/ M$ |1、D 2、B 3、A 4、A 5、C0 F) X, S4 R; K. C9 o6、A 7、B 8、D 9、B 10、B: V( f1 F. - 0 F8 T$ ! j- b6 % E! r* O! b6 f4 二、填空题（ 每空4分，共40分 ）* d8 R% ) N/ V- k2 M1、（1）111.101 （2）1011.0111$ f. W9 W& ; ! Y5 J4 Z+ zt2、0AFFFFH- p6 y8 X4 U9 L5 U) g- m. a, Z1 P3、立即数寻址 寄存器寻址5 Q0 y# K M/ N9 a) 9 j4、ISA PCI （USB等）: E1 l! hE& b, w; P3 & N5、8 48 a8 S6 C2 e- M/ _ c( q4 Q- Q) B6、0A8CH! k1 r9 k& v$ B( M6 W! l) w! z) G* o三、简答题（ 每题10分，共50分 ） / D1 J7 Z% pX# R7 O1、/ 8 V! y+ ( p2 v* P答：算术逻辑单元ALU（运算器）。对二进制进行算术和逻辑运算的部件；# n5 e4 C4 X& e7 m5 n# g1 g1 hy控制与定时单元（控制器）。发布操作命令的机构，执行程序时负责取出指令、分析指令、执行指令；0 C7 l E( Q 1 N0 z内部总线负责在微处理器内部各部件之间传送信息，总线缓冲器用来隔离微处理器内部和外部总线，避免总线冲突；; f2 E- X$ h* z9 8 r % Q寄存器阵列用于临时存放数据和地址。( F; c1 g5 F) x& g2 Y2、, i$ 6 ?# f, t! S+ L) u& W+ 答：BIU：段地址寄存器CS、DS、SS、ES；7 x; C0 Jh; n2 Q 16位指令指针寄存器IP；20位地址加法器；3 9 L# R, 9 p, j8 g 输入输出总线控制逻辑等。0 B/ t8 J6 l% L# . t EU：运算器； 控制器；. Z8 t1 _1 D* y& r, o+ p. Q6 O 通用寄存器AX、BX、CX、DX；6 y/ V h4 H0 S2 f1 b 专用寄存器BP、SP、SI、DI；* V0 U7 m% A9 T% |( E! 8 r, B! A 16位标志寄存器FR。* s$ G3 H# o6 W) q) O3、/ I7 o1 U! y?7 r+ O4 % d4 J答：IO/M低、DT/R高、/RD高、/WR低；0 N3 C7 P1 e4 V7 U 数据总线：0508H； 地址总线：49420H。, n- q) e( L5 |$ ; y m4、3 7 t7 r. ( |# r. y答：线选法：CPU高位地址不经过译码，直接分别连接各存储芯片的片选端以区别各芯片的地址。连线简单，不需译码器；但容易产生地址冲突，且地址空间不连续。! y8 m+ I6 a) v Q& l# / Z8 t 全译码：所有高位地址全部参与译码，译码输出作为各芯片的片选信号。各组芯片之间不存在地址重叠和冲突问题，每个单元地址是唯一的；缺点是译码电路比较复杂，译码其输出有时不能全部利用。2 k9 s) t# f* r+ l) p- 0 P4 c部分译码法：只选CPU高位地址总线中的一部分进行译码，以产生各个存储芯片的片选控制信号。部分译码法能充分利用译码器；但存在地址重叠。它是介于全译码法和线选法之间的一种片选方法。4 N; n$ i$ % k. o; Y. ?& C/ k. 5、4 |( ; 1 ?( x7 b答：软件定时一般根据要求设计一个时延子程序，其优点是成本低；缺点是CPU利用率低，且定时间隔不准确。# a# R X% w; u3 l% 6 g# L0 M 硬件定时会增加相应的硬件设备，使硬件成本增加，但可以不占用CPU，并且定时准确；不过一旦硬件设计制作好后，不便于更改定时间隔。! 9 ) h. ! |5 T# |7 P用可编程定时/计数器可以兼顾前两者的优点，即定时信号的产生由专门的硬件电路产生，定时准确且CPU利用率高，并且可以通过程序更改定时间隔而不改变硬件电路。2 k% ?9 V: p% u$ U3 v/ H4 N% W$ B4 9 v7 Q1 e$ V* s! q四、分析题（ 每题15分，共30分 ）( x) 1 a/ Q J: D- Vn; l1、2 0 V* - y; 0 a9 r% f9 Q, m% u 3 _: 4 B: w S( i3 7 R2、. 1 |4 |) m/ 7 W解：9 ! U0 L& # t, t0 x$ | 2732（1）地址范围：0000H0FFFH, U7 X2 S. A u4 F9 v2 n 2732（2）地址范围：1000H1FFFH* d! i8 O1 S( E+ Z) ! G ROM容量8KB。8 f/ Y+ B! 7 G$ ? 6264（1）地址范围：4000H5FFFH( b* x* k4 e: F5 Q) m 6264（2）地址范围：6000H7FFFH I2 5 n+ q& I* a* O 6264（3）地址范围：8000H9FFFH8 C+ : w Z2 j1 a& t4 N 6264（4）地址范围：A000HBFFFH( A: t% v- n6 m 6264（5）地址范围：C000HDFFFH) o# _, P, Yx1 e. d RAM容量40KB。说明：1以下各题除特别指明外，均针对8086CPU。 2所有题目均可用自己的语言回答。一填空题（共12分，每空2分）1. 一个16位二进制数用补码方式表示的有符号数的范围是 。2. 一个16位的浮点数为1111 1001 1100 0000 B，其中高6位为阶码部分（D15位为阶符，D14D10位为阶值），低10位为尾数部分（D9位为尾符，D8D0位为尾数数值部分），已知该浮点数尾数为反码表示，阶值为补码表示，则该浮点数的十进制数为 。3. 计算（10101.011）2 + （10101）BCD +（15.6）16 =（ ）10。4. 若定义DAT DW 1234，则（DAT+1）和（DAT+2）两个相连的内存中存放的数据是 。5. 设系统中有主、从8259A芯片共3片，最多能管理 级中断优先级。6. 8086/8088 CPU复位后，指令从 H（逻辑地址）处开始执行。二简答题（共18分）1（6分）中断向量表安排在内存中的什么区域？最多可以安排多少个中断向量？若对应中断类型码为47H的中断服务程序存放在2300H：3460H开始的区域中，则该中断向量在内存中是如何存放的？试编写一程序段完成该中断向量的设置。2（4分）在8086系统中，若要扩展64KB的存储空间，现有32KB和64KB两种存储芯片供选择，应选择何种芯片以最合理方式达到以上目的，简述理由。3（4分）8086系统中的物理地址最多有多少个？最多能分成多少个逻辑段？简述原因。4（4分）中断服务子程序调用和一般子程序调用主要的异同点是什么？三分析题（共22分）1（4分）判断下列指令是否有误，若有错，说明原因并予以改正。 （1）ADC AX , 0ABH（2）OUT 3EBH , AX（3）DEC WORD PTR BP（4）MOV BX，AX2（2分）用一条指令完成：将CX中间8位取反，其余位不变。3（4分）分析以下程序段 MOV DX , 1234H MOV BX , 5678H MOV AL , BL ADD AL , DL DAA MOV CL , AL MOV AL , BH ADC AL , DH DAA MOV CH , AL（1）简要说明上述程序段的主要功能；（2）当程序执行后， CX寄存器的内容是多少？4（4分）设堆栈段指针SP的初值为2400H，AX= 4000H，BX= 3600H，下列指令连续执行，试问：（1） 执行指令PUSH AX后，SP的内容是多少?（2） 再执行PUSH BX后，SP和BX的内容是多少?（3） 再执行POP AX后，寄存器SP、AX和BX的内容分别是多少？5.（4分）8253的计数器2工作于方式2，其计数时钟CLK2为100KHz，输出信号OUT2作定时中断申请，定时间隔为8ms，试计算其计数初值N？6（4分）已知BX=0F36H，CX=0004H，状态标志寄存器的内容为0，求下列每条指令执行后的结果是什么？标志位CF的内容是什么？ （1）RCL BX，1 （2）CMP CX，02H 四程序设计题（8分） 设数据端口地址为61H，状态端口地址为60H，外部输入信息准备好状态标志为D7=1，试用查询方式编写完整的FAR型子程序，要求实现：当外设准备好后，读入数据，并将数据存入数据段偏移地址为2000H存储单元内。要求画出简单的接口电路图，端口地址可直接引用微机原理评分标准一、填空题1、-32768x32767 （本题2分）2、0.8752-20.21875 （本题2分）3、57.75 （本题2分）4、31H,34H 或32H,33H （本题2分）5、22 （本题2分）6、FFFFH:0000H （本题2分）二、简答题1、答：最低1K空间中，0003FFH （本步骤1分） 最多可以安排256个中断向量 （本步骤1分）47H*460H34H（本步骤2分）00H23H程序: MOV AX,0 MOV ES,AX MOV ES:4*47H,3460H MOV ES:4*47H+2,2300H （本步骤2分）2、答：选两片32K芯片，（本步骤2分） 8086CPU的内存分奇地址库和偶地址库，采用两片32KB存储器，共同构成16位存储，简便合理（本步骤2分）3、1M个，因为8086CPU中共有20根地址线 （本步骤2分） 1M/16220/24=64K=65536个，因为段地址必须是16的整数倍。（本步骤2分） 4、相同点：调用一独立功能（特定功能）的程序或模块，执行完后返回主程序继续执行。 （本步骤2分） 不同点：子程序调用：用CALL指令 （本步骤1分） 中断服务程序调用：CPU自动查中断向量表，得到中断程序入口首地址，转入中断服务程序（本步骤1分）三、分析题1、（1）无误 （本步骤0.5分） （2）有错（本步骤0.5分） 端口地址大于8位，用DX间接寻址 MOV DX,3EBH OUT DX,AX （本步骤1分） （3）无误（本步骤0.5分） （4）错（本步骤0.5分） AX不能间接寻址，可改为 MOV BX,SI （本步骤1分）2、XOR CX,0FF0H （本步骤2分）3、ADD AL,DL ;低位字节相加 DAA ;十进制调整 MOV CL,AL ;低位和到CL MOV AL,BH ADC AL,DH ;高位字节相加 DAA ;调整 MOV CH,AL ;高位和到CH (1) 对两个组合BCD数相加，和放在CX中 （本步骤2分） (2) 程序执行完后，CX6912H （本步骤2分）4、（1）SP=2400H-2=23FEH （本步骤1分） (2) SP-2SP=23FCH,BX=3600H （本步骤1分） (3) SP=23FCH+2=23FEH,AX=3600H,BX=3600H （本步骤2分）5、没计一个数经过的时间为1/f, （本步骤2分） N=t/(1/f)=tf=8ms100kHz810-3100103800 （本步骤2分）6、(1)BX=1E6CH （本步骤1分） CF=0 （本步骤1分）状态位数据位60HIORIOW61HD7D7 D0 (2)CX=0004H （本步骤1分） CF=0 （本步骤1分）四、程序设计题READPORT PROC FAR PUSH AX （本步骤1分）L1: IN AL,60H TEST AL,80H JZ L1 （本步骤1分） IN AL,61H MOV 2000H,AL （本步骤1分） POP AXREADPORT ENDP （本步骤1分） （本步骤4分）一、 填空：(每空1分，共20分)1、设字长为八位，有x= -1，y=124，则有：x+y补=_， x-y 补=_；2、数制转换：247.86= H =_BCD;3、在8086CPU中，由于BIU和EU分开，所以_和_ 可以重叠操作，提高了CPU的利用率；4、8086的中断向量表位于内存的_区域，它可以容纳_个中断向量， 每一个向量占_ 个字节；5、8086系统中，地址FFFF0H是_ 地址；6、8086CPU的MN/MX引脚的作用是_；7、8251芯片中设立了_、_ 和_三种出错标志；8、8086CPU中典型总线周期由_个时钟周期组成，其中T1期间，CPU输出_信息；如有必要时，可以在_两个时钟周期之间插入1个或多个TW等待周期。9、8259A共有_个可编程的寄存器，它们分别用于接受CPU送来的_命令字和_命令字。二、 简答题：(20分)1、什么是信号的调制与解调？为什么要进行调制和解调？试举出一种调制的方式。(5分)2、已有AX=E896H，BX=3976H，若执行ADD BX，AX指令，则结果BX，AX，标志位CF，OF，ZF各为何值？(5分)3、有变量定义的伪指令如下：NUMS DW 18 DUP(4 DUP(5),23)VAR DB HOW ARE YOU !, 0DH, 0AH试问：NUMS、VAR变量各分配了多少存储字节？(5分) 4、已有MOV AL，INFBP+SI与MOV AL，ES：INFBP+SI两条指令，试问：其源操作数采用何种寻 址方式？是字或是字节操作？两条指令有何区别？(5分)三、 读图 (10分)下图中，AB7AB0为8086CPU低八位地址总线 试问：1、8259A占用_个端口地址，分别为_，其中ICW1的设置地址为_；2、8255A占用_个端口地址，分别为_，其中控制寄存器的地址为_。四、判断题：(8分)下列各题，请在正确的题的括号内打“”，错误的请打“”。 1、8253的计数器在不同的工作方式中，计数到0时，都会从OUT 输出一个相同的信号。 （ ） 2、CPU寻址外设时，存贮器对应的I/O方式是把一个外设端口作为一个存贮单元来看待。 （ ） 3、用软件确定中断优先权时，只要改变查询的顺序，即可以改变中断的优先权。 （ ） 4、在8259A级连系统中，作为主片的8259A的某些IR引脚连接从片，同时也可以在另一 些IR引脚上直接连接外设的中断请求信号端。 （ ）五、阅读程序与接口芯片初始化：(26分)1、源程序如下：(6分) MOV CL，4 MOV AX，2000H SHL AL，CL SHR AX，CL MOV 2000H，AX试问：j若程序执行前，数据段内(2000H)=09H，(2001H)=03H, 则执行后有(2000H)=_,(2001H)=_。 k本程序段的功能_。2、源程序如下：(4分) MOV AL，0B7H AND AL，0DDH XOR AL，81H OR AL，33HJP LAB1JMP LAB2试问：j执行程序后AL=_;k程序将转到哪一个地址执行：_。3、源程序如下：(6分) MOV CX，9 MOV AL，01H MOV SI，1000HNEXT： MOV SI，AL INC SI SHL AL，1 LOOP NEXT试问：j执行本程序后有：AL=_；SI=_；CX=_;k本程序的功能是_。4、某系统中8253占用地址为100H103H。初始化程序如下：(4分) MOV DX， 103HMOV AL， 16HOUT DX， ALSUB DX， 3OUT DX， AL试问：j此段程序是给8253的哪一个计数器初始化？安排工作在哪种工作方式？_；k若该计数器的输入脉冲的频率为1MHZ，则其输出脉冲的频率为：_。5、已知某8255A在系统中占用888BH号端口地址，现欲安排其PA，PB，PC口全部为输出，PA，PB口均工作于方式0模式，并将PC6置位，使PC3复位，试编写出相应的初始化程序：(6分)六、编程：(16分) 已知某输入设备的数据端口地址为40H，状态端口地址为41H，其中D0位为“1”时，表示“READY”状态。试编程实现：j采用查询方式从该设备输入20个ASCII码表示的十进制数，并求出这20个十进制数的累加和；k将此累加和转换成BCD码，并存放到NBCDH(百位数)和NBCDL(存十位和个位数)单元中。注：只要求写出程序的可执行部分，可以不写任何伪指令。 微机原理与接口技术试卷A 评分标准及 参考答案一、每空1分，共20分1、01111011 100000112、F7.DCH 001001000111.10000110 BCD3、取指令 执行指令 4、00000H003FFH区 256个 4个5、CPU复位以后执行第一条指令的地址6、决定CPU工作在什么模式(最小/最大)7、奇/偶错 帧格式错 溢出错8、4个 地址 T3和T49、7个 初始化 操作二、每题5分，共20分1、串行长距离通信时，需要利用模拟信道来传输数字信号，由于信道的频带窄，一般为3003400HZ，而数字信号的频带相当宽，故传输时必须进行调制，以免发生畸变而导致传输出错。(3分)调制是将数字信号模拟信号。而解调则是相反。例如FSK制(调频制或称数字调频)可将数字“1”和“0”分别调制成2400HZ和1200HZ的正弦波信号。 (2分)2、BX=220CH (1分) AX=E896H (1分) CF=1 (1分) OF=0 (1分) ZF=0 (1分)3、NUMS分配了180个字节 (3分) VAR分配了15个字节 (2分)4、源操作采用基址+变址寻址方式 (2分) 是 字节操作 (1分)MOV AL，INFBP+SI访问的是堆栈段 (1分)MOV AL，ES：INFBP+SI访问的是附加段，实现了段超越 (1分)三、每题5分，共10分j 8259A占2个 (2分) 为20H，22H或24H，26H (2分) 20H或24H (1分)k 8255A占4个 (2分) 为80H，82H，84H，86H (2分) 86H (1分)四、每题2分，共8分1()；2( )；3( ); 4( );五、共26分1、 (2000H)=39H (2分) (2001H)=00H (2分)将(2000H),(2001H)两相邻单元中存放的未组合型BCD码压缩成组合型BCD码，并存入(2000H)单元，0(2001H) (2分)2、37H (2分) LAB2 (2分)3、0 (1分) 1009H (1分) 0 (1分)对数据段内1000H1008H单元置数，依次送入1，2，4，8，16，32，64，128，0共九个 (3分)4、计数器0 (1分) 工作于方式3 (1分)45.454KHZ (2分)5、 MOV AL， 80H OUT 8BH，AL (2分) MOV AL，ODH OUT 8BH，AL (2分)MOV AL，06HOUT 8BH，AL (2分)六、共16分 酌情扣分 MOV CX，20 MOV BL，0 (2分) INLOOP：IN AL，41H TEST AL，01H JZ INLOOP (2分) IN AL，40H AND AL，OFH ；ASCII十进制 (BCD) ADD BL,AL LOOP INLOOP ; 共输入20个 (2分) MOV AL，BL ；累加和AL MOV AH，0 MOV BL，100 (2分) DIV BL ；AXBLAL，余数AH MOV NBCDH，AL； 存百位数 (2分) MOV AL，AH MOV AH，0 MOV BL，10 (2分) DIV BL；十位数AL，个位数AH MOV CL，4 (2分) ROL AL，CL；AL循环左移四位 OR AL，AH；形成组合型BCD码 MOV NBCDL，AL; 存十位，个位数 (2分) HLT填空.执行部件|总线接口部件.段寄存器|指令指针|地址形成逻辑.通用寄存器|标志寄存器.逻辑地址|物理地址.最小工作方式|最大工作方式.T3状态结束后,T4状态形成前.8086CPU|8288总线控制器|S0，S1，S2.T2到T4.BHE=0，A0=0|BHE=0，A0=1|BHE=l，A0=O|BHE=1，A0=1.有中断请求INTR=1|IF=1|一条指令做完.对中断请求设备的响应|中断控制器8259读取中断类型码.T2到T4.总线请求（保持）HOLD|总线周期|总线响应（保持响应）HLDA.双向控制|总线请求RQ信号（低电平有效）|总线响应GT信号（低电平有效）|RQ.高于.1024|1024|1024.实方式（实地址方式）|保护方式（保护虚地址方式）.实地址方式|保护方式|虚拟8086方式（又称V86方式）.32 |16 |24.80386 DX |32 | 80386 DX.低功耗、|节能型的.节能型386.数学协处理器FPU | 数据 |地址.80486DX |80486DX.采用SIMD指令| 拥有积和运算功能 |拥有饱和运算功能.内存连续数据流优先处理|SIMD（单指令多数据）浮点运算 |新的多媒体.4 |8| 57大题.时钟脉冲的重复周期称为时钟周期，即时钟脉冲频率的倒数。时钟周期是CPU的时间基准，例如，8086 CPU的主频为5MHz，则时钟周期 T1/5MHz=200ns。.CPU与外部交换信息总是通过总线来进行的。CPU的每一个这种信息输入、输出过程所需要的时间称为总线周期。每当CPU要从存储器或输入、输出端口读写一个字节或字（指机器字）时，就需要1个总线周期。8086 CPU的总线周期至少由4个时钟周期组成，分别以T1，T2，T3和T4表示。T又称为状态。.执行一条指令所需要的时间称为指令周期，它由一个或若干个总线周期组成。8086CPU不同指令的指令周期是不等长的。.80888086 CPU的等待周期是指：当对被选中的存储器或外设无法在一个总线周期的三个时钟周期内完成数据读写时，就由其发出一个请求延长总线周期的信号到CPU的READY引脚。当CPU收到该请求后，就在T3和T4之间插入一个或几个时钟周期，这就是等待周期，用Tw表示。.一个计算机系统为了解决主存容量不够大的问题，采用大容量的辅助存储器，把程序和数据先放在辅存中，当程序要执行、数据要用时，可以把程序和数据的一部分调入主存由CPU处理，然后将执行和处理过的程序和数据调口辅存，再调入下面即将执行和处理的程序和数据这样直到程序执行完毕。这种调进、调出由计算机系统的硬件和软件（操作系统）统一管理，自动进行时，就把主存和辅存统一看成一个存储器，这个存储器被称为虚拟存储器。它有辅存的容量。又有接近主存的速度。它的地址被称为虚拟地址或逻辑地址。.物理地址即主存的实际地址，也称实地址，就是微处理器芯片的地址引脚上出现的地址。例如，8O888086 CPU的物理地址就是经 CPU内部地址形成电路（把段地址左移4位和有效地址EA相加）处理后出现在地址线上的地址。其有20根地址线，它的物理地址空间就是2*20，即可寻址1MB的主存储器。. 图 2.2.l 段选择子格式RPL：请求特权级，共2位，构成了选择子的特权（00，01，10，11），其中00为最高。T1：描述子表指示器。T1=0，表示选择全局性描述子表GDT；T1=1，表示选择局部性描述子表LDT。索引：153，共13位，形成描述子所在地址的索引，具体指示描述子在全局性描述子表GDT或局部性描述子表LDT中的偏移量(实际应将索引值乘以8，因为每个描述子占8个字节)。.段描述子描述了一个存储段的起始地址、段的界限值和访问权限。在80286中，为了能在保护方式下寻址，使用了多个描述子。不同的段具有不同的描述子。80286的控制转移和任务切换也要用到描述子。因此，80286每个任务都有多个不同的段描述子，具体有代码段、数据段和堆栈段等。此外，还有关于特殊系统数据段和控制转移操作的系统控制描述子等。无论是哪种描述子，每个描述子都有8个字节。段描述子格式示于图2.2.2中。段描述子包括：段界限：共16位，占最低2个字节，定义了该段中最后一个偏移地址。段基地址：即紧接着的3个字节，规定了该段24位段基地址。访问权限：规定了此段的特性和属性。最后2个字节保留为386以上微处理器使用。高地址 O000000O O0000000访问权限（8位） 段基地址（高8位） 段基地址（低16位）低地址 段界限（16位）图2.2.2 段描述子格式.虚拟8086方式是指一个多任务的环境，即模拟多个 8086作方式。在这种模式下80386被模拟成多个8086微处理器并行工作。该方式允许80386将内存划分成若干部分，每一个部分由操作系统分配给不同的应用程序。而应用程序、数据以及内存管理程序等部分则存放在所分配的内存中。因此，操作系统可根据时间上的平均分配或优先权，分给每个应用程序执行时间，所以虚拟8086方式是既有保护功能，又能执行8086代码的工作方式。.Pentium的基本存储周期在非流水线方式下为两个时钟周期T1和T2。T1为发送状态 （发送地址和数据），T2为执行状态（读写数据）。在突发（猝发）方式下少于两个时钟周期，用于多个64位数据的传递。由于多个数据的连续地址关系，仅需要1个时钟发送地址（其他地址已知），其他为读写数据，有几个64位的数据就需要几个时钟，如读写4个64位数据，需要1个时钟发送地址和4个时钟进行读写操作，共5个时钟周期，这就是所谓的突发（猝发）方式。.超标量是指微处理器内含有多个指令单元，多条指令执行流水线，从而使微处理器的运算速度成倍提高。.1997年，Intel公司正式推出了P5