数字电路域逻辑设计4-3.ppt

功能描述 选择多个输入通道中的任意一路信号传送到输出端 作为输出信号 特点 在某一时刻 N个输入端中只允许有 个输入信号被选择作为输出信号 输入信号的选择是由地址端的二进制代码来决定的 地址端数目n与输入端数目N应该满足N 2n的关系 4 1 6数据选择器 MUX 图4 1 27数据选择器通用逻辑符号 总之 任何时候 对应地址端的一个值 就有相应的一个输入端被选中 送到输出端 双4选1数据选择器 4选1数据选择器函数表达式 可见 通过地址端A1A0的 种组合 可以从D3 D0 路输入数据中选择 路送到输出端 从而实现了数据选择的功能 转到4 1 28 8选1数据选择器CT54S151 CT74S151 MUX ST A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 0 2 0 1 2 3 4 5 6 7 G 0 7 Y W 图4 1 308选1数据选择器逻辑符号 EN 表4 1 128选1数据选择器真值表 CT54S151 CT74S151是互补输出的8选1数据选择器 MUX A0 A1 D0 D1 D2 D3 0 1 0 1 2 3 G 0 3 0 1 2 3 EN EN D4 D5 D6 D7 A2 数据选择器的功能扩展 图4 1 31补由CT74153双4选1数据选择器组成8选1数据选择器 1 双4选1数据选择器扩展为8选1数据选择器 A2为0时 D0 D3之一传送到输出端 A2为1时 D4 D7之一传送到输出端 合理地利用数据选择器的选通端 可以实现功能扩展 2 4个8选1与1个4选1数据选择器扩展为32选1数据选择器 EN 0 7 2 G 0 7 MUX Y 0 EN 0 7 2 G 0 7 MUX Y 0 EN 0 7 2 G 0 7 MUX Y 0 EN 0 7 2 G 0 7 MUX Y 0 图4 1 318选1扩展成32选1的一种结构 I II III IV 当A4A3 00时 0路通 由A2A1A0决定将I的哪路数据送到输出端 其它类推 1 2 EN 0123 BIN OCT EN 0 7 2 0 G 0 7 MUX Y EN 0 7 2 0 G 0 7 MUX Y EN 0 7 2 0 G 0 7 MUX Y EN 0 7 2 0 G 0 7 MUX Y 图4 1 318选1扩展成32选1的另一种结构 由BIN OCT译码器决定哪一片数据选择器处于使能状态 例 A4A3A2A1A0 01011 译码器1输出为0第2片数据选择器被选中 D11输出到Y 译码器 奇偶校验 在信息码之后 根据需要加一位校验码位 使码组中1的码元个数为奇数 奇校验 或偶数 偶校验 在传输过程中 若有一位由 变为 或由 变为 则码组中 的码元数的奇偶性不符原先约定 因而到达终点后能检测出有一位差错 有奇偶校验能力及能产生校验奇偶码的电路称为奇偶检验 产生电路 4 1 7奇偶产生 校验电路 概念 表4 1 139位奇偶产生器 校验器真值表 ODD 1为奇数产生器 EVEN 1为偶数产生器 FEV FOD G3 EVEN G4 ODD EVEN ODD A B C D E F G H 2k 4 3 3 4 图4 1 339位奇偶产生器 校验器 CT54180 CT74180 的逻辑符号 9位奇偶产生器 校验器 输入为偶数 进行偶校验 一致 输入为奇数 进行偶校验 不一致 若输入与校验一致 则FEV为1 FOD为0 奇偶校验器的应用 EVEN1 ODD1 A B C D E F G H 2k 1 EVEN2 ODD2 A B C D E F G H 2k 1 1 D0 D7 D0 D7 FOD1 FOD2 FEV2 1 图4 1 34奇偶校验系统 结论 无论数列是奇还是偶数个1 只要FOD2 1 FEV2 0 则传输正确 输入端奇校验 接受端由FOD1决定奇偶校验 传输线 TG1 TG2 TG5 TG3 TG4 TG6 1 A1 A0 D10 D11 D12 D13 ST1 Y1 TG1 TG2 TG5 TG3 TG6 1 D20 D21 D22 D2