组合逻辑电路设计实验报告.doc_第1页
组合逻辑电路设计实验报告.doc_第2页
组合逻辑电路设计实验报告.doc_第3页
组合逻辑电路设计实验报告.doc_第4页
组合逻辑电路设计实验报告.doc_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

组合逻辑电路设计实验报告1. 实验题目组合电路逻辑设计一：用卡诺图设计8421码转换为格雷码的转换电路。用74LS197产生连续的8421码，并接入转换电路。记录输入输出所有信号的波形。组合电路逻辑设计二：用卡诺图设计BCD码转换为显示七段码的转换电路。用74LS197产生连续的8421码，并接入转换电路。把转换后的七段码送入共阴极数码管，记录显示的效果。2. 实验目的（1） 学习熟练运用卡诺图由真值表化简得出表达式（2） 熟悉了解74LS197元件的性质及其使用3. 程序设计格雷码转化：真值表如下：卡诺图： 电路原理图如下：七段码显示：真值表如下：卡诺图： 电路原理图如下：4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：七段数码管显示： 5.实验总结与心得相关知识：异步二进制加法计数器满足二进制加法原则：逢二进一（1+1=10，即Q由10时有进位。）组成二进制加法计数器时，各触发器应当满足： 每输入一个计数脉冲，触发器应当翻转一次； 当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端 。集成4位二进制异步加法计数器：74LS197 MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0D3是并行输入数据端；Q0Q3是计数器状态输出端。 本实验中，把CP加在CLK1处，将CLK2与Q0连接起来，实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数器。74LS197具有以下功能：（1）清零功能当MR=0时，计数器异步清零。本实验中将Q1、Q3的输出连接与非门后到MR，就是为了当计数器输出10时（即1010），使得MR=0，实现清零，使得计数器重新从零开始。 （2）置数功能当MR=1，PL=0，计数器异步置数。（3） 二进制异步加法计数功能当MR=1，PL=1，异步加法计数。共阴极数码管共阴极数码管是把所有led的阴极连接到共同接点com，而每个led的阳极分别为a、b、c、d、e、f、g及dp（小数点），如下图所示。
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论